《數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)試題

/《數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)題一、填空題數(shù)制與碼制1．〔10010001.112=〔10=〔8421BCD。答：145.75,000101000101.011101012．〔10110010.10112=<>8=<>16。答：<262.54>8,<B2.B>23．<1111000>8421BCD=<>10=<>16。答：78,4E4．<30.25>10=<>2=<>16。答：11110.01；1E.45.<B4>16,〔17810,<10110000>2中最大數(shù)為__________,最小數(shù)為_____________。答：<B4>16<10110000>26.〔8421BCD表示十進(jìn)制數(shù)為。答：9517.有一數(shù)碼10010011,作為自然二進(jìn)制數(shù)時(shí),它相當(dāng)于十進(jìn)制數(shù)〔,作為8421BCD碼時(shí),它相當(dāng)于十進(jìn)制數(shù)〔。答：147,938.如果對(duì)鍵盤上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼,則至少要〔位二進(jìn)制數(shù)碼。答：79.8421BCD碼又稱碼,是一組代碼表示一位十進(jìn)制數(shù)字。答：二——十進(jìn)制；四位二進(jìn)制邏輯代數(shù)基礎(chǔ)1.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、三種。答：布爾、與邏輯、或邏輯、非邏輯2．將2004個(gè)"1”答：03．邏輯函數(shù)L=+A+B+C+D=。答：14.邏輯函數(shù)的表示方法中具有唯一性的是。答：真值表5．把與非門的所有輸入端并聯(lián)作為一個(gè)輸入端,此時(shí)它相當(dāng)于一個(gè)門。答：非6．邏輯函數(shù)式的邏輯值為：。答：17．邏輯函數(shù)的反函數(shù)＝。答：8．移位寄存器具有數(shù)碼和移位的功能。答：寄存9.已知某函數(shù),該函數(shù)的反函數(shù)=〔。答：10.下圖所示電路中,Y1＝ABY1Y2Y3ABY1Y2Y3組合邏輯電路1.數(shù)字電路按邏輯功能的不同特點(diǎn)可分為兩大類,即：邏輯電路和邏輯電路。答：組合、時(shí)序2.從一組輸入數(shù)據(jù)中選出一個(gè)作為數(shù)據(jù)傳輸?shù)某Ｓ媒M合邏輯電路叫做。答：數(shù)據(jù)選擇器3.用于比較兩個(gè)數(shù)字大小的邏輯電路叫做。答：數(shù)值比較器4.驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為有效,而驅(qū)動(dòng)共陰極的輸出電平為有效。答：低、高5.一個(gè)8選1的多路選擇器〔數(shù)據(jù)選擇器,應(yīng)具有個(gè)地址輸入端。答：3個(gè)6.編碼器的邏輯功能是把輸入的高低電平編成一個(gè),目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩類。答：二值代碼7.譯碼器的邏輯功能是把輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的信號(hào),常用的譯碼器有二進(jìn)制譯碼器,二－十進(jìn)制譯碼器和顯示譯碼器三類。答：輸出高、低電平8．74LS138是3線—8線譯碼器,譯碼為輸出低電平有效,若輸入為A2A1A0=110答：10111111觸發(fā)器1.觸發(fā)器按功能分類有JK觸發(fā)器,,和T觸發(fā)器等四種觸發(fā)器。答：SR觸發(fā)器,D觸發(fā)器2.由于觸發(fā)器有個(gè)穩(wěn)態(tài),它可以記錄位二進(jìn)制碼,存儲(chǔ)8位二進(jìn)制信息需要______個(gè)觸發(fā)器。答：2,1,83.觸發(fā)器按照邏輯功能的不同可以分為SR觸發(fā)器、、T觸發(fā)器和D觸發(fā)器等幾類。答：JK觸發(fā)器4.觸發(fā)器按照邏輯功能的不同可以分為、、、等幾類。答：SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器5.一個(gè)觸發(fā)器有個(gè)穩(wěn)態(tài),它可以存儲(chǔ)______位二進(jìn)制碼。答：2、16.主從型JK觸發(fā)器的特性方程=。答：7．用4個(gè)觸發(fā)器可以存儲(chǔ)位二進(jìn)制數(shù)。答：48.由D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器,其轉(zhuǎn)換邏輯為D=__________。答：T⊕Q9.TTL集成JK觸發(fā)器正常工作時(shí),其和端應(yīng)接〔電平。答：高時(shí)序邏輯電路1.所謂時(shí)序邏輯電路是指電路的輸出不僅與當(dāng)時(shí)的有關(guān),而且與電路的有關(guān)。答：輸入,歷史狀態(tài)2.含有觸發(fā)器的數(shù)字電路屬于邏輯電路。答：時(shí)序3.計(jì)數(shù)器按照各觸發(fā)器是否同時(shí)翻轉(zhuǎn)分為式和式兩種。答：同步,異步4.某計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖如圖,該電路為________進(jìn)制計(jì)數(shù)器。答：55.某計(jì)數(shù)器的輸出波形如圖1所示,該計(jì)數(shù)器是進(jìn)制計(jì)數(shù)器。答：56.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度〔進(jìn)制數(shù)為的計(jì)數(shù)器。答：2N7．若要構(gòu)成七進(jìn)制計(jì)數(shù)器,最少用個(gè)觸發(fā)器,它有個(gè)無(wú)效狀態(tài)。答：318.若要構(gòu)成十進(jìn)制計(jì)數(shù)器,至少用個(gè)觸發(fā)器,它有個(gè)無(wú)效狀態(tài)。答：469.串行傳輸?shù)臄?shù)據(jù)轉(zhuǎn)換為并行傳輸數(shù)據(jù)時(shí),可采用寄存器。答：移位10.組成計(jì)數(shù)器的各個(gè)觸發(fā)器的狀態(tài),能在時(shí)鐘信號(hào)到達(dá)時(shí)同時(shí)翻轉(zhuǎn),它屬于計(jì)數(shù)器。答：同步11.組成計(jì)數(shù)器的各個(gè)觸發(fā)器的狀態(tài),在時(shí)鐘信號(hào)到達(dá)時(shí)不能同時(shí)翻轉(zhuǎn),它屬于計(jì)數(shù)器。答：異步12.兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后,最大計(jì)數(shù)容量為〔位。答：10013．驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為〔有效。答：低二、選擇題數(shù)制與碼制1.若要對(duì)50個(gè)編碼對(duì)象進(jìn)行編碼,則至少需要位二進(jìn)制代碼編碼。A.5B.6C.10D.50答：B2.用8421碼表示的十進(jìn)制數(shù)65A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]2答：C3.如果一個(gè)二進(jìn)制編碼器有6位輸出代碼,則該編碼器最多可以對(duì)〔個(gè)輸入信號(hào)進(jìn)行編碼。①8②16③32④64答：④4.與二進(jìn)制數(shù)00100011相應(yīng)的十進(jìn)制數(shù)是<>。<a>35 <b>19 <c>23<d>67答：A邏輯代數(shù)基礎(chǔ)1．,,它們的邏輯關(guān)系是〔。A、 B、 C、 D、和互為對(duì)偶式答：A2.可以代換下圖所示組合電路的一個(gè)門電路是。A、與非門 B、或非門C、與或非門 D、異或門答：B3.由開關(guān)組成的邏輯電路如圖所示,如果開關(guān)接通為"1”,斷開為"0”,電燈亮為"1”,電燈暗為"A、"與"門B、"或"門C、"非"門D、"與非"門答：B4.在何種情況下,"或非"運(yùn)算的結(jié)果是邏輯"0”。A．全部輸入為"0” B．全部輸入為"C.任一輸入為"0”,其他輸入為"1”D.答：D5.指出下列各式中哪個(gè)是四變量A、B、C、D的最小項(xiàng)A.ABC；B.A+B+C+D；C.ABCD；D.A+B+D答：C6.測(cè)得某邏輯門輸入A、B和輸出F的波形如圖所示,則F〔A,B的表達(dá)式為〔A.F=ABB.F=C.F=D.F=A⊕B答：B7.函數(shù)F<A,B,C>=AB+AC的最小項(xiàng)表達(dá)式為<>。A．B.C.D.答：D8．二輸入端的或非門,其輸入端為A、B,輸出端為Y,則其表達(dá)式Y(jié)=。A.ABB.C.D.A+B答：C9.指出下列各式中哪個(gè)是四變量Ａ、Ｂ、Ｃ、Ｄ的最小項(xiàng)A.ABCB.A+B+C+DC.ABCDD.A+B+D答：C10.最小項(xiàng)的邏輯相鄰最小項(xiàng)是。A.B.C.D.答：A11.邏輯函數(shù)的表示方法中具有唯一性的是。A.真值表B.表達(dá)式C.邏輯圖D.硬件描述語(yǔ)言答：A12.邏輯函數(shù)F==。A.BB.AC.D.答：A13.二輸入端的或非門,其輸入端為A、B,輸出端為Y,則其表達(dá)式Y(jié)=。A.ABB.C.D.A+B答：C14.L=AB+C的對(duì)偶式為：〔A、A+BC；B.〔A+BC；C.A+B+C；D.ABC；答：B15.邏輯函數(shù)F==<>。A.BB.AC.D.答：A16.函數(shù)F=A⊕B與G=+AB〔A．互為對(duì)偶式B.互為反函數(shù)C.相等D.以上答案都不對(duì)答：B17.函數(shù)F=AB+C+C+D+的最簡(jiǎn)與或式為〔A.1B.0C.ABD.AB+答：A18.

函數(shù)F<A,B,C>=AB+BC+AC的最小項(xiàng)表達(dá)式為<>。A．F<A,B,C>=∑m〔0,2,4B.<A,B,C>=∑m〔3,5,6,7C．F<A,B,C>=∑m〔0,2,3,4D.F<A,B,C>=∑m〔2,4,6,7答：A19.一只四輸入端或非門,使其輸出為1的輸入變量取值組合有<>種。

A．15

B．8C．7

D．1答：A20．函數(shù)F=AB+BC,使F=1的輸入ABC組合為<

>

A．ABC=000

B．ABC=010C．ABC=101

D．ABC=110答：D21．已知某電路的真值表如下,該電路的邏輯表達(dá)式為<>。A．B.C．D．ABCYABCY00001000001110110100110101111111答：C22.邏輯圖和輸入A,B的波形如圖所示,分析當(dāng)輸出F為"1”的時(shí)刻,應(yīng)是<a>t1 <b>t2 <c>t3<d>無(wú)答：A組合邏輯電路1.74LS138是3線-8線譯碼器,譯碼輸出為低電平有效,若輸入A2A1A0=100時(shí),輸出A、00010000,B、11101111C、11110111D、答：B2.在下列邏輯電路中,不是組合邏輯電路的是〔。A、譯碼器B、編碼器C、全加器D、寄存器答：D3.在下列邏輯電路中,不是組合邏輯電路的是〔。A.譯碼器B.編碼器C.全加器D.寄存器答：D4.八選一數(shù)據(jù)選擇器組成電路如下圖所示,該電路實(shí)現(xiàn)的邏輯函數(shù)是Y=。A.B.C.D.答：D5.七段顯示譯碼器是指的電路。A.將二進(jìn)制代碼轉(zhuǎn)換成0~9數(shù)字B.將BCD碼轉(zhuǎn)換成七段顯示字形信號(hào)C.將0~9數(shù)字轉(zhuǎn)換成BCD碼D.將七段顯示字形信號(hào)轉(zhuǎn)換成BCD碼答：B6.組合邏輯電路通常由組合而成。A.門電路B.觸發(fā)器C.計(jì)數(shù)器D.寄存器答：A7.十六路數(shù)據(jù)選擇器,其地址輸入端有個(gè)。A.16B.2C.4D.8答：C8.TTL集成電路74LS138是３/８線譯碼器,譯碼器為輸出低電平有效,若輸入為A2A1A0=101時(shí),輸出：為〔。A．00100000；B.11011111；C.11110111；D.00000100答：B9.用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=,應(yīng)使。A.D0=D2=0,D1=D3=1B.D0=D2=1,D1=D3=0C.D0=D1=0,D2=D3=1D.D0=D1=1,D2=D3=0答：A10.一個(gè)8線-3線優(yōu)先編碼器74LS148,輸入是低電平有效,當(dāng)輸入最高位和最低位同時(shí)為1而其余位為0時(shí),則其輸出編碼應(yīng)為〔。A．110B．001C．100D．000答：B11.8—3線優(yōu)先編碼器〔74LS148中,8條輸入線~同時(shí)有效時(shí),優(yōu)先級(jí)最高為I7線,則輸出線的狀態(tài)是〔A.000B.010C.101D.111答：A12.引起組合邏輯電路中竟?fàn)幣c冒險(xiǎn)的原因是〔A.邏輯關(guān)系錯(cuò)；B.干擾信號(hào)；C.電路延時(shí)；D.電源不穩(wěn)定。答：C13.一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入〔選擇控制輸入端的個(gè)數(shù)是〔A.1B.2C.4D.16答：C14.半加器和的輸出端與輸入端的邏輯關(guān)系是〔A、與非B、或非C、與或非D、異或答：D15.邏輯數(shù)F=A+B,當(dāng)變量的取值為〔時(shí),將出現(xiàn)冒險(xiǎn)現(xiàn)象。A.B=C=1B.B=C=0C.A=1,C=0D.A=0,B=0答：C16.一個(gè)二—十進(jìn)制譯碼器,規(guī)定輸出為低電平有效,當(dāng)輸入代碼DCBA=1001時(shí)其輸出Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9＝〔1111111110②00000000010000001001④1111110110答：①17.已知74LS138譯碼器的輸入三個(gè)使能端〔E1=1,E2A=E2B=0時(shí),地址碼A2A1A0=011,則輸出Y7～Y0是<>。A.11111101B.10111111C.11110111D.11111111答：C18.在二進(jìn)制譯碼器中,若輸入有4位代碼,則輸出有個(gè)信號(hào)?！瞐2〔d4〔c8〔d16答：D觸發(fā)器1.下列觸發(fā)器中沒(méi)有約束條件的是。A.基本ＲＳ觸發(fā)器B.主從ＲＳ觸發(fā)器C.鐘控ＲＳ觸發(fā)器D.邊沿Ｄ觸發(fā)器答：D2.一個(gè)T觸發(fā)器,在T=1時(shí),加上時(shí)鐘脈沖,則觸發(fā)器。A.保持原態(tài)B.置0C.置1D.翻轉(zhuǎn)答：D3.對(duì)于JK觸發(fā)器,若J=K,則可完成觸發(fā)器的邏輯功能。A.RSB.DC.TD.Tˊ答：C4.T觸發(fā)器中,當(dāng)T=1時(shí),觸發(fā)器實(shí)現(xiàn)〔功能。A、置1B、置0C、計(jì)數(shù)D、保持答：C5.在CP作用下,欲使T觸發(fā)器具有=的功能,其T端應(yīng)接〔A、1B、0C、D、答：A6.已知某觸發(fā)的特性表如下〔A、B為觸發(fā)器的輸入其輸出信號(hào)的邏輯表達(dá)式為<>。ABQn+1說(shuō)明00Qn保持010置0101置111Qn翻轉(zhuǎn)A．Qn+1＝AB.C.D.Qn+1＝B答：C7．下圖中,滿足Q＊=Q的觸發(fā)器是_____________。答：D8.下列電路中,只有〔不能實(shí)現(xiàn)Qn+1=①②JQKJQK1JQKJQKCPCP1③④DQDQDQDQCPCP答：③9.邏輯電路如圖所示,當(dāng)A="0",B="1"時(shí),C脈沖來(lái)到后,D觸發(fā)器< >。具有計(jì)數(shù)功能<b>保持原狀態(tài)<c>置"0"<d>置"1"答：A時(shí)序邏輯電路1.時(shí)序邏輯電路中一定包含。A、觸發(fā)器 B、組合邏輯電路C、移位寄存器 D、譯碼器答：A2.在同步計(jì)數(shù)器中,各觸發(fā)器狀態(tài)改變時(shí)刻〔。A、相同B、不相同C、與觸發(fā)器有關(guān)D、與電平相同答：A3.同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較,其差別在于后者。A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)答：B4.有一個(gè)左移移位寄存器,當(dāng)預(yù)先置入1011后,其串行輸入固定接0,在4個(gè)移位脈沖CP作用下,四位數(shù)據(jù)的移位過(guò)程是〔。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—0111001000101000100010100111001011101115.某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如右：其計(jì)數(shù)的容量為<>A．8B.5C.4D.3答：B6．同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較,其差別在于后者。A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)答：B7.在移位寄存器中采用并行輸出比串行輸出。A.快B.慢C.一樣快D.不確定答：A8.在同步計(jì)數(shù)器中,各觸發(fā)器狀態(tài)改變時(shí)刻〔。A、相同B、不相同C、與觸發(fā)器有關(guān)D、與電平相同答：A9.8位移位寄存器,串行輸入時(shí)經(jīng)個(gè)脈沖后,8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.8答：D10.同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較,其差別在于后者。A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)答：B000001010000001010011100101110111其計(jì)數(shù)的容量為<>A．八B.五C.四D.三答：B12.有一個(gè)左移移位寄存器,當(dāng)預(yù)先置入1011后,其串行輸入固定接0,在4個(gè)移位脈沖CP作用下,四位數(shù)據(jù)的移位過(guò)程是〔。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—0111答：A13.四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有<>個(gè)有效狀態(tài)。A.4B.6C.8D.16答：A14.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度〔進(jìn)制數(shù)為的計(jì)數(shù)器。A.NB.2C.N2D.2N答：D15.如圖時(shí)序電路的初始狀態(tài)為,經(jīng)過(guò)兩個(gè)時(shí)鐘脈沖作用后其狀態(tài)為〔。A、B、C、D、答：B16.某計(jì)數(shù)器由四個(gè)觸發(fā)器組成,觸發(fā)器時(shí)鐘脈沖及輸出端、、、的波形如圖所示,高位到低位依次是到,則該計(jì)數(shù)器是〔計(jì)數(shù)器。A、十二進(jìn)制加法B、十二進(jìn)制減法C、十進(jìn)制加法D、十一進(jìn)制加法答：C17.如果觸發(fā)器的次態(tài)僅取決于CP〔時(shí)輸入信號(hào)的狀態(tài),就可以克服空翻。A.上升〔下降沿B.高電平C.低電平D.無(wú)法確定答：A18.下列電路中,不屬于時(shí)序電路的是〔移位寄存器②觸發(fā)器③一位全加器④十進(jìn)制計(jì)數(shù)器答：③19.一個(gè)移位寄存器初態(tài)為0000,若輸入始終為1,則經(jīng)過(guò)4個(gè)移位脈沖后其狀態(tài)為〔0001②0111③1110④1111答：④20.有一個(gè)左移移位寄存器,當(dāng)預(yù)先置入1011后,其串行輸入固定接0,在4個(gè)移位脈沖CP作用下,四位數(shù)據(jù)的移位過(guò)程是〔。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--0111答：A21.如圖所示時(shí)序邏輯電路為〔。移位寄存器〔b同步二進(jìn)制加法計(jì)數(shù)器<c>異步二進(jìn)制減法計(jì)數(shù)器<d>異步二進(jìn)制加法計(jì)數(shù)器答：A22.如圖所示邏輯電路為〔。同步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制減法計(jì)數(shù)器異步二進(jìn)制減法計(jì)數(shù)器答：B23.某時(shí)序邏輯電路的波形如圖所示,由此判定該電路是〔。<a>二進(jìn)制計(jì)數(shù)器 <b>十進(jìn)制計(jì)數(shù)器<c>移位寄存器<d>五進(jìn)制計(jì)數(shù)器答：B三、判斷題數(shù)制與碼制1.因?yàn)锽CD碼是一組四位二進(jìn)制數(shù),所以BCD碼能表示十六進(jìn)制以內(nèi)的任何一個(gè)數(shù)碼。<×>2．邏輯變量的取值,1比0大。<×>邏輯代數(shù)基礎(chǔ)1．邏輯函數(shù)表達(dá)式的化簡(jiǎn)結(jié)果是唯一的。<×>2.邏輯函數(shù)兩次求反則還原,邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。<√>3．約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合,用卡諾圖化簡(jiǎn)時(shí),可將約束項(xiàng)當(dāng)作1,也可當(dāng)作0。<√>4.邏輯函數(shù)兩次求反則還原,邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。<√>5.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立,所以AB=0成立?！病两M合邏輯電路1.組合邏輯電路有記憶功能。<×>2.優(yōu)先編碼器的編碼信號(hào)是相互排斥的,不允許多個(gè)編碼信號(hào)同時(shí)有效。<×>3.八路數(shù)據(jù)分配器的地址輸入〔選擇控制端有8個(gè)。<×>4.組合電路有記憶功能?！病?.二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器,便于實(shí)現(xiàn)組合邏輯電路?！病?.八路數(shù)據(jù)分配器的地址輸入〔選擇控制端有8個(gè)?！病?.組合電路有記憶功能?！病?.寄存器、編碼器、譯碼器、加法器都是組合電路邏輯部件。〔×9.約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合,用卡諾圖化簡(jiǎn)時(shí),可將約束項(xiàng)當(dāng)作1,也可當(dāng)作0。〔√10．優(yōu)先編碼器只對(duì)同時(shí)輸入的信號(hào)中的優(yōu)先級(jí)別最高的一個(gè)信號(hào)編碼。〔√觸發(fā)器1.JK觸發(fā)器要實(shí)現(xiàn)Qn+1=1時(shí),J、K端的取值為J=1,K=0。<√>2.觸發(fā)器的異步復(fù)位端不受CP脈沖的控制?！病?.D觸發(fā)器的特性方程為Qn+1=D,與Qn無(wú)關(guān),所以它沒(méi)有記憶功能?！病?.JK觸發(fā)器要實(shí)現(xiàn)Qn+1=1時(shí),J、K端的取值為J=1,K=0?！病?.JK觸發(fā)器只有J、K端同時(shí)為1,則一定引起狀態(tài)翻轉(zhuǎn)?！病?.觸發(fā)器的異步復(fù)位端不受CP脈沖的控制。〔√時(shí)序邏輯電路1.計(jì)數(shù)器除了能對(duì)輸入脈沖進(jìn)行計(jì)數(shù),還能作為分頻器用。<√>2.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。<√>3.時(shí)序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān),還與電路當(dāng)前的輸入變量組合有關(guān)?！病?.同步時(shí)序邏輯電路中的無(wú)效狀態(tài)是由于狀態(tài)表沒(méi)有達(dá)到最簡(jiǎn)所造成的。〔×5.二進(jìn)制計(jì)數(shù)器既可實(shí)現(xiàn)計(jì)數(shù)也可用于分頻。〔√6.計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。〔×7.異步時(shí)序電路是各級(jí)觸發(fā)器類型不同?！病?.二進(jìn)制計(jì)數(shù)器既可實(shí)現(xiàn)計(jì)數(shù)也可用于分頻?！病?.利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí),若為異步置零方式,則狀態(tài)SN只是短暫的過(guò)渡狀態(tài),不能穩(wěn)定而是立刻變?yōu)?狀態(tài)?！病?0.時(shí)序電路不含有記憶功能的器件。〔×四、化簡(jiǎn)題邏輯代數(shù)基礎(chǔ)Y=ABC+AC+A+CD答：Y=A+CD；2．Y<A,B,C,D>=答：圖畫正確并填對(duì)得2分〔圖畫錯(cuò)填錯(cuò)不得5分；圈畫對(duì)得2分；答案正確得1分；3．解：2.用代數(shù)法化簡(jiǎn)函數(shù)解：3.用卡諾圖法化簡(jiǎn)函數(shù)解：4.Y=+ＡＣ+Ａ+Ｃ解：5.Y=∑m<1,2,5,6,10,11,12,15>+∑d<3,7,8,14>解：6.公式法化簡(jiǎn)函數(shù)〔要求寫出步驟解：〔17.用卡諾圖法將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式：F<A、B、C、D>=∑m〔0,2,4,5,7,13+∑d<8,9,10,11,14,15>解：8.用卡諾圖法化簡(jiǎn)函數(shù)解：9.F〔A、B、C、D=+ＡＣ+Ａ+Ｃ解：Ｆ〔A,B,C,D=+ＡＣ+10.F〔A、B、C、D=Σm〔0,2,8,9,10,11,13,15＋Σd〔1,3,12,14解Ｆ〔A,B,C,D=Ａ+11.Y=解：12.Y<A,B,C,D>=∑m<0,1,4,6,9,13>+∑d<2,3,5,7,11,15>解：13.用代數(shù)法化簡(jiǎn)函數(shù)解：14.用卡諾圖法化簡(jiǎn)函數(shù)解：則15.邏輯電路如圖所示,寫出邏輯表達(dá)式并化簡(jiǎn)。答：16.試用卡諾圖法將下列邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)與非--與非表達(dá)式。L〔A,B,C,D=m<0,2,3,6,10,11>+d<7,8,12,13>解：五、分析及畫圖題邏輯代數(shù)基礎(chǔ)1.分析如圖所示電路的邏輯功能,寫出輸出的邏輯函數(shù)式,列出真值表,說(shuō)明電路邏輯功能的特點(diǎn)。2.試分析下圖邏輯電路,寫出邏輯表達(dá)式和真值表,表達(dá)式化簡(jiǎn)后再畫出新的邏輯圖?！?分解：=真值表邏輯圖ABCY000100110101011110011011110111103.對(duì)圖示電路按給定輸入A、B的波形畫出輸出Y的波形,設(shè)觸發(fā)器的初態(tài)為0。DQDQYABY解：組合邏輯電路1．分析如右圖電路,寫出邏輯式,列出真值表,指出邏輯功能。解：列出表達(dá)式列真值表邏輯功能分析：該電路實(shí)現(xiàn)一個(gè)全加器,Ａ、Ｂ為兩個(gè)加數(shù),Ｃ為低位進(jìn)位數(shù),Ｆ１為和,Ｆ２為進(jìn)位輸出ＡＢＣＦ１Ｆ２０００００００１１００１０１００１１０１１００１０１０１０１１１００１１１１１１2．分析如右圖電路,寫出邏輯式,列出真值表,指出邏輯功能。解：列出表達(dá)式〔４分列真值表ＡＢＣＦ１Ｆ２０００００００１１００１０１００１１０１１００１０１０１０１１１００１１１１１１邏輯功能：該電路實(shí)現(xiàn)一個(gè)全加器,Ａ、Ｂ為兩個(gè)加數(shù),Ｃ為低位進(jìn)位數(shù),Ｆ１為和,Ｆ２為進(jìn)位輸出4.如右圖,分析用四選一數(shù)據(jù)選擇器構(gòu)成的電路,寫出Y的最簡(jiǎn)與或式。解：寫出如下表達(dá)式化簡(jiǎn)Ｙ＝觸發(fā)器1.根據(jù)給定的電路和輸入信號(hào)波形,作出相應(yīng)的輸出信號(hào)波形。解：2.對(duì)圖示電路按給定輸入A、B的波形畫出輸出Y的波形,設(shè)觸發(fā)器的初態(tài)為0。DQDQYABY解：3．已知電路及各輸入端波形如下圖所示,畫出Q端的電壓波形。假定初態(tài)Q=0。解：時(shí)序邏輯電路1．如圖所示電路,假設(shè)兩個(gè)觸發(fā)器的初始狀態(tài)均為0態(tài),根據(jù)輸入的波形畫出輸出波形。解：1、〔3分波形圖2.畫出如圖所示同步時(shí)序電路的Q0、Q1端的時(shí)序圖,初始時(shí)刻Q0、Q1均為低電平。解：3.已知電路如圖所示,試分析電路的功能<1>寫出各觸發(fā)器驅(qū)動(dòng)方程和狀態(tài)方程<2>畫狀態(tài)圖<3>說(shuō)出該電路的功能解：〔１Ｊ1＝Ｋ１＝１Ｑ3nＱ２nＱ１nＱ3n+1Ｑ2n+1Ｑ１n+1０００００１００１０１００１００１１０１１１００１０００００１０１０１０１１００１０１１１０００Ｊ２＝Ｋ２＝Ｑ１nＪ３＝Ｑ１nＱ２nＫ３＝１Ｑ１n+1=Ｑ2n+1=Ｑ１n⊕Ｑ２nＱ3n+1=〔２狀態(tài)圖：〔3該電路為同步五進(jìn)制加法計(jì)數(shù)器,具有自啟動(dòng)功能。4．如圖所示電路,CLK為時(shí)鐘脈沖,Y為輸出,請(qǐng)寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程,畫出狀態(tài)轉(zhuǎn)換圖,判斷電路能否自啟動(dòng)。解：〔10分5.已知電路如圖所示,試分析電路的功能<1>寫出各觸發(fā)器驅(qū)動(dòng)方程和狀態(tài)方程<2>畫出狀態(tài)圖<3>說(shuō)出該電路的功能〔1Ｊ1＝Ｋ１＝１Ｊ２＝Ｋ２＝Ｑ１nＪ３＝Ｑ１nＱ２nＫ３＝１Ｑ１n+1=Ｑ2n+1=Ｑ１n⊕Ｑ２nＱ3n+1=<共3分>〔２列狀態(tài)表、狀態(tài)圖：〔3分Ｑ3nＱ２nＱ１nＱ3n+1Ｑ2n+1Ｑ１n+1０００００１００１０１００１００１１０１１１００１０００００１０１０１０１１００１０１１１０００〔3該電路為同步五進(jìn)制加法計(jì)數(shù)器,具有自啟動(dòng)功能。6.分析如圖所示的計(jì)數(shù)器電路,畫出電路的狀態(tài)轉(zhuǎn)換圖,說(shuō)明這是多少進(jìn)制的計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器74160的功能如附表所示。74160的功能表:工作狀態(tài)×0×××置零↑10××預(yù)置數(shù)×1101保持×11×0保持<但C=0>↑1111計(jì)數(shù)解：電路采用同步置數(shù)法,其狀態(tài)轉(zhuǎn)換圖為：電路是七進(jìn)制計(jì)數(shù)器7.分析下圖所示時(shí)序電路寫出各觸發(fā)器的驅(qū)動(dòng)方程寫出各觸發(fā)器的狀態(tài)方程畫出狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖〔初始狀態(tài)Q3Q2Q1=000說(shuō)明其功能。解:〔1各觸發(fā)器的驅(qū)動(dòng)方程〔3分J1=J2=Q1J3=Q2Q1K1=1K2==Q1+Q3K3=Q2<2>各觸發(fā)器的狀態(tài)方程〔3分<3>畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖〔2分QQ3Q2Q1Q3n+1Q2n+1Q1n+1000001001010010011011100100101101110110000111000111001000100111001000100010010110101011110101011該計(jì)數(shù)器是具有自啟動(dòng)能力的模4計(jì)數(shù)器。<4>功能：為七進(jìn)制加法計(jì)數(shù)器,能自啟動(dòng)?！?分8.分析圖中的電路,說(shuō)明它是多少進(jìn)制計(jì)數(shù)器？并回答：若將圖中與非門G的輸出改接至Rd端,而令LD=1,電路變?yōu)閹走M(jìn)制？〔4分74LS161的功能表:工作狀態(tài)×0×××置零↑10××預(yù)置數(shù)×1101保持×11×0保持<但C=0>↑1111計(jì)數(shù)解:當(dāng)計(jì)數(shù)器從0000計(jì)數(shù)至1001時(shí)產(chǎn)生置數(shù)信號(hào),在CP脈沖的作用下,置成0000,所以該計(jì)數(shù)器為十進(jìn)制計(jì)數(shù)器?！?分若將圖中與非門G的輸出改接至Rd端,而令LD=1,電路在第九個(gè)CP脈沖的作用下清零,變?yōu)榫胚M(jìn)制。〔2分9.74161組成的電路如圖所示,分析電路,并回答以下問(wèn)題：〔1畫出電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖〔Q3Q2Q1Q0；〔2說(shuō)出電路的功能?！?4161的功能見(jiàn)表。解：〔1狀態(tài)轉(zhuǎn)換表：〔3分Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000狀態(tài)轉(zhuǎn)換圖：0000000000010010001101000101011001111000100110101011Q3Q2Q1Q0〔2功能：11進(jìn)制計(jì)數(shù)器。從0000開始計(jì)數(shù),當(dāng)Q3Q2Q1Q0為1011時(shí),通過(guò)與非門異步清零,完成一個(gè)計(jì)數(shù)周期?！?分10．分析如圖所示由邊沿JK觸發(fā)器組成的時(shí)序邏輯電路,寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程,輸出方程,畫出狀態(tài)轉(zhuǎn)換圖?！?分解：驅(qū)動(dòng)方程〔2分： J1=K1=1 J2=K2=狀態(tài)方程〔2分：輸出方程〔1分：狀態(tài)轉(zhuǎn)換圖〔2分0000111001Q2Q111.如圖所示電路,CLK為時(shí)鐘脈沖,Y為輸出,請(qǐng)寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程,列出狀態(tài)轉(zhuǎn)換表,畫出狀態(tài)轉(zhuǎn)換圖,說(shuō)明電路的功能,判斷電路能否自啟動(dòng)。解：①寫方程組：驅(qū)動(dòng)方程：狀態(tài)方程：將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程中,得到電路的狀態(tài)方程:同步時(shí)序電路,時(shí)鐘方程省去。輸出方程：②畫狀態(tài)轉(zhuǎn)換圖③說(shuō)明電路功能這是一個(gè)同步七進(jìn)制加法計(jì)數(shù)器,能自啟動(dòng)。12.集成計(jì)數(shù)器CT74161構(gòu)成的計(jì)數(shù)器電路如下圖所示,請(qǐng)回答：〔1它的模值是多少？〔2畫出它的狀態(tài)轉(zhuǎn)換圖。解：〔1模值為10,〔2>狀態(tài)圖：CRLDCTPCTTDCRLDCTPCTTD3D2D1D0Q3Q2Q1Q0CO74LS161CPCP&"1""1""1"74LS161邏輯功能表CTPCTTCPQ3Q2Q1Q001111×0111××0×1×××01×××0000D3D2D1D0Q3Q2Q1Q0Q3Q2Q1Q0加法計(jì)數(shù)解：1．當(dāng)74LS161從0000開始順序計(jì)數(shù)到1010時(shí),與非門輸出"0",清零信號(hào)到來(lái),異步清零?！?分2．該電路構(gòu)成同步十進(jìn)制加法計(jì)數(shù)器。3．狀態(tài)圖0000000000011001100010100011011100100101011001008765423191014分析下圖電路圖,寫出輸出方程,驅(qū)動(dòng)方程,求出狀態(tài)方程,畫出圖所示時(shí)序電路中Q和Z的波形圖。解：15.邏輯電路如圖所示,1.寫出時(shí)鐘方程,2.寫出驅(qū)動(dòng)方程,3.求解狀態(tài)方程,4.列寫狀態(tài)表,5.已知C脈沖波形,畫出輸出,的波形,判斷該計(jì)數(shù)器是加法還是減法？是異步還是同步？〔設(shè),的初始狀態(tài)均為"00"。解：1．CP0=C,〔下降沿觸發(fā)CP1=Q0n〔下降沿觸發(fā)2．3.狀態(tài)表波形圖功能：4位二進(jìn)制異步加法計(jì)數(shù)器六、設(shè)計(jì)題1．設(shè)計(jì)用3個(gè)開關(guān)控制一個(gè)電燈的邏輯電路,要求改變?nèi)魏我粋€(gè)開關(guān)的狀態(tài)都能控制電燈由亮變滅或者由滅變亮。要求用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)〔用四選一數(shù)據(jù)選擇器或八選一數(shù)據(jù)選擇器。解：以A、B、C表示三個(gè)開關(guān),0和1表示開關(guān)的兩個(gè)狀態(tài)。Y表示燈的狀態(tài),1表示亮,0表示滅。則根據(jù)題意得Y與A、B、C之間邏輯關(guān)系的真值表：ABCY00000011010101101001101011001111采用4選1數(shù)據(jù)選擇器,已知4選1數(shù)據(jù)選擇器輸出的邏輯式可寫為：令數(shù)據(jù)選擇器的輸入為、、、,則數(shù)據(jù)選擇器的輸出即為要求得到的函數(shù)。2．設(shè)計(jì)一個(gè)檢測(cè)電路,檢測(cè)四位二進(jìn)制碼中1的個(gè)數(shù)是否為偶數(shù),若偶數(shù)個(gè)為1,則輸出1,否則輸出0。要求用八選一數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)〔其中A2～A0為選擇控制端〔地址端,8個(gè)輸入數(shù)據(jù)D0～D7,輸出端Y,E為使能端,低電平有效。解：<1>用A、B、C、D代表輸入的四個(gè)二進(jìn)制碼,F為輸出變量,依題意可得真值表：<2>根據(jù)真值表寫出邏輯函數(shù)式：<3>將上式與八選一數(shù)據(jù)選擇器的邏輯式：對(duì)照,可令數(shù)據(jù)選擇器輸入：,,,則數(shù)據(jù)選擇器輸出即為F3.試設(shè)計(jì)一個(gè)檢測(cè)電路。該電路的輸入是一位8421BCD碼。當(dāng)輸入的8421BCD碼所對(duì)應(yīng)的十進(jìn)制數(shù)符能被5整除時(shí),輸出為1,否則輸出為0。用與非門實(shí)現(xiàn)之。解：1.由題意列出真值表：ABCDY000010001000100001100100001011011000111010000100102.卡諾圖化簡(jiǎn)：邏輯表達(dá)式為：邏輯圖：ABCDY4.某工廠有三臺(tái)機(jī)床序號(hào)為A、B、C,其功率消耗比率為1：2：4,并分別由兩臺(tái)發(fā)電機(jī)X和Y供電。發(fā)電機(jī)X的輸出功率與B的功率消耗相同,發(fā)電機(jī)Y的輸出功率是X的3倍。試用與非門和非門構(gòu)成一個(gè)以最佳供電方式啟、停發(fā)電機(jī)的邏輯電路。解：設(shè)機(jī)床A、B、C開機(jī)用1表示,停機(jī)用0表示；發(fā)電機(jī)X、Y啟動(dòng)用1表示,停止用0表示。列真值表如下：ABCXY0000000101010100110110010101011100111111化簡(jiǎn)并變換得畫邏輯圖：<3分>5.試用非門和與非門設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)比較電路。設(shè)輸入A=A1A0,B=B1B0。輸出為A>B、A<B及A=B三種情況且要求輸出低電平有效。解：A1A0B1B0F<A>B>F<A<B>F<A=B>0000110000110100101010011101010001101011100110101011110110000111