第7單元觸發(fā)器和時序邏輯電路

第7單元觸發(fā)器和時序邏輯電路第一部分任務(wù)導入?數(shù)字電子技術(shù)中，觸發(fā)器是構(gòu)成時序邏輯電路必不可少的基本邏輯單元電路，在數(shù)字信號產(chǎn)生、變換存儲、控制等方面應(yīng)用廣泛，也是一種基本存儲單元。?在數(shù)字電路中，觸發(fā)器的用途十分廣泛，既可以單獨使用來實現(xiàn)某種控制功能，又可以按照一定的方式組合起來，完成更加復雜的邏輯功能，是組成寄存器、計數(shù)器等時序邏輯部件的重要器件。?圖7-1所示是一種由觸發(fā)器構(gòu)成的自動光控照明燈電路。?該電路適用于過道照明、路障照明等場合。圖7-1由觸發(fā)器構(gòu)成的自動光控照明燈電路?圖7-2所示是一種由計數(shù)器構(gòu)成的雙音多頻門鈴控制電路。?由于該電路在每按一次門鈴開關(guān)后，先發(fā)出一種音頻聲，然后又發(fā)出800～1

200Hz的音頻聲才停止，故非常適用于家庭、旅館等場合作為門鈴使用。圖7-2由計數(shù)器構(gòu)成的雙音多頻門鈴控制電路第二部分相關(guān)知識觸發(fā)器基本知識7.1觸發(fā)器電路7.2寄存器和移位寄存器電路7.3計數(shù)器和分頻器電路7.47.1觸發(fā)器基本知識

7.1.1觸發(fā)器的特點1．記憶功能?觸發(fā)器具有2個穩(wěn)定的狀態(tài)，在外加信號的觸發(fā)下，可以從一個穩(wěn)態(tài)翻轉(zhuǎn)為另一個穩(wěn)態(tài)。?這一新的狀態(tài)在觸發(fā)信號去掉后，仍然保持著，一直保留到下一次觸發(fā)信號來到時為止，這就是觸發(fā)器的記憶功能。?它可以記憶或存儲2個信息——“0”或“1”。?觸發(fā)器及由觸發(fā)器和門電路組成的時序邏輯電路，如計數(shù)器、移位寄存器等，也都有一個共同的工作特點，即電路的輸出不僅與當前的輸入信號有關(guān)，還與電路原來的狀態(tài)有關(guān)。?因此，它們都具有記憶功能。2．觸發(fā)器由門電路構(gòu)成

?觸發(fā)器由門電路構(gòu)成。?它有1個或多個輸入端，有2個互補輸出端，分別用Q和表示。?通常用Q端的狀態(tài)表示觸發(fā)器的狀態(tài)。?Q

=

1、

=

0稱為觸發(fā)器的1狀態(tài)，記為Q

=

1；Q

=

0、

=

1稱為觸發(fā)器的0狀態(tài)，記為Q

=

0。?這2種狀態(tài)與二進制數(shù)1和0相對應(yīng)。?在數(shù)字系統(tǒng)中，二進制數(shù)的存儲和記憶都是通過觸發(fā)器實現(xiàn)的。7.1.2觸發(fā)器的類型1．根據(jù)邏輯功能不同分類?根據(jù)邏輯功能不同，觸發(fā)器可分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器及T′觸發(fā)器等。2．根據(jù)觸發(fā)方式不同分類?根據(jù)觸發(fā)方式不同，觸發(fā)器可分為電平觸發(fā)器、邊沿觸發(fā)器及主從觸發(fā)器等。3．根據(jù)電路結(jié)構(gòu)不同分類?根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為基本RS觸發(fā)器和鐘控觸發(fā)器。4．根據(jù)存儲數(shù)據(jù)原理的不同分類?根據(jù)存儲數(shù)據(jù)原理的不同，觸發(fā)器可分為靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。5．根據(jù)構(gòu)成觸發(fā)器的基本器件不同分類?根據(jù)構(gòu)成觸發(fā)器的基本器件不同，觸發(fā)器可分為雙極型觸發(fā)器和MOS型觸發(fā)器。7.1.3基本RS觸發(fā)器1．由與非門組成的基本RS觸發(fā)器電路?圖7-3（a）是由與非門組成的基本RS觸發(fā)器電路。?該電路由2個與非門交叉耦合組成。?圖7-3（b）為其邏輯符號。（1）和符號說明

?

和是2個輸入端，表示置1端（置位端），表示置0端（復位端），SD和RD上有邏輯非符號，表示這種觸發(fā)器必須用低電平加到輸入端才能使其翻轉(zhuǎn)。?這種情況被稱為低電平觸發(fā)。（2）Q和符號說明?Q和是2個輸出端，觸發(fā)器處于穩(wěn)定狀態(tài)時，它們的狀態(tài)相反。（3）其他符號說明?邏輯符號中的小圓圈表示輸入低電平有效。?G1和G2是兩個相同的與非門電路；a和b分別表示G1和G2與非門的一個輸入端。2．由與非門組成基本RS觸發(fā)器的原理?根據(jù)與非門的邏輯關(guān)系，只要有1個輸入端為低電平，則輸出就是高電平（即見0得1），只有所有的輸入端均為高電平時，輸出才為低電平（即全1得0）。?依據(jù)這一邏輯關(guān)系分析基本RS觸發(fā)器的工作原理如下。（1）

=

0，=

1

?假定所加的輸入信號為

=

0，

=

1時，根據(jù)觸發(fā)器原來所處的狀態(tài)，會產(chǎn)生不同的動作。①觸發(fā)器原來處于0狀態(tài)。?假定觸發(fā)器原來處于0狀態(tài)（規(guī)定Q端的狀態(tài)為觸發(fā)器狀態(tài)），即Q

=

0，

=

1，按照與非門“有低出高”的功能，會使G2門輸出Q

=

1（即G1門輸入a

=

1），此時G1門兩輸入均為高電平，按“全高出0”的功能，

=

0（即b

=

0），于是觸發(fā)器由原來的0狀態(tài)翻轉(zhuǎn)為1狀態(tài)。?此時，即使撤除輸入信號，因b

=

0，所以觸發(fā)器仍會保持G2門輸出Q

=

1和G1門輸出

=

0，即觸發(fā)器可穩(wěn)定地保持1狀態(tài)不變，這就是觸發(fā)器具有存儲（記憶）功能的原因。②觸發(fā)器原來處于1狀態(tài)。?假定觸發(fā)器原來處于1狀態(tài)（即

=

1，

=

0），則相應(yīng)的輸入端a

=

1，b

=

0，即使輸入信號

=

0，

=

1，觸發(fā)器仍會保持1狀態(tài)不變。（2）

=

1，

=

0?假定所加的輸入信號為

=

1，

=

0時，則根據(jù)觸發(fā)器原來所處的狀態(tài)，會產(chǎn)生不同的動作。①觸發(fā)器原來處于0狀態(tài)。?假定觸發(fā)器原來處于0狀態(tài)（即Q

=

0，

=

1），則a

=

0，G1門因“有低出高”，輸出

=

1，即b

=

1。?G2門因“全高出0”輸出Q

=

0，即觸發(fā)器保持0狀態(tài)。?因a

=

0，由與非門功能得知，此時無論輸入什么信號，都不會改變

=

1，Q

=

0的狀態(tài)。②觸發(fā)器原來處于1狀態(tài)。?假定觸發(fā)器原來處于1狀態(tài)（即Q

=

1、

=

0），因交叉相連會使a

=

1，b

=

0，當輸入信號

=

1，

=

0到來后，G1門翻轉(zhuǎn)，

=

1，同時b從0變?yōu)?，于是G2門翻轉(zhuǎn)Q

=

0，觸發(fā)器從1狀態(tài)變?yōu)?狀態(tài)。（3）

=

1，

=

1

?假定輸入信號

=

1，

=

1，則不難看出，它不會改變與非門的輸出狀態(tài)，所以觸發(fā)器仍保持原來的狀態(tài)不變。（4）

=

0，

=

0

?假定輸入信號

=

0，

=

0，則由于都是低電平，兩個與非門輸出必須都是高電平，即Q

=

=

1，但觸發(fā)器的輸出狀態(tài)必須是一高一低，故這種情況是禁止的。3．基本RS觸發(fā)器功能描述?為了便于區(qū)別，通常將觸發(fā)器接收輸入信號之前的狀態(tài)稱為觸發(fā)器的現(xiàn)態(tài)，用Qn表示；將觸發(fā)器接收輸入信號之后的狀態(tài)稱為觸發(fā)器的次態(tài)，用Qn+1表示。?現(xiàn)態(tài)和次態(tài)是2個相鄰離散時間里觸發(fā)器輸出端的狀態(tài)，描述觸發(fā)器的邏輯功能就是要找出觸發(fā)器的次態(tài)與現(xiàn)態(tài)及輸入信號之間的關(guān)系。?描述觸發(fā)器邏輯功能的方式較多，通常有狀態(tài)轉(zhuǎn)換真值表，特性方程2種。（1）狀態(tài)轉(zhuǎn)換真值表?用于描述觸發(fā)器次態(tài)Qn+1與現(xiàn)態(tài)Qn及輸入信號之間關(guān)系的真值表，稱為狀態(tài)轉(zhuǎn)換真值表。?圖7-1所示基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)換真值表見表7-1。（2）特性方程?用于表示觸發(fā)器的次態(tài)Qn+1與現(xiàn)態(tài)Qn及輸入信號之間關(guān)系的邏輯表達式，稱為觸發(fā)器的特性方程，又稱為特征方程或次態(tài)方程。?根據(jù)表3-1所示的狀態(tài)轉(zhuǎn)換真值表可列出邏輯表達式為?由于RD、SD同時為0時會出現(xiàn)隨機狀態(tài)，為避免隨機狀態(tài)的出現(xiàn)，需增加約束條件RD

+

SD

=

1，故基本RS觸發(fā)器的特性方程為4．對輸入脈沖的要求?由于與非門的輸出和輸入信號之間有一定的延遲時間tPd（平均延遲時間），故由與非門組成的觸發(fā)器從觸發(fā)脈沖輸入到翻轉(zhuǎn)為新穩(wěn)態(tài)也必然有一定的延遲時間。?假設(shè)2只與非門的平均延遲時間相等，觸發(fā)器原來為0狀態(tài)，當觸發(fā)信號到來且

=

1，

=

0時，經(jīng)過1個tPd，G2門翻轉(zhuǎn)為1并使a

=

1。?此時由于與非門G1的2個輸入端均為1，從而翻轉(zhuǎn)為0狀態(tài)，這又延遲了一個tPd。?從輸入觸發(fā)信號到觸發(fā)器翻轉(zhuǎn)完畢共延遲了2個tPd，所以觸發(fā)信號的脈沖寬度tW不能小于2tPd，即當

tW≥2tPd?時才能保證觸發(fā)器穩(wěn)定可靠地工作7.2觸發(fā)器電路

7.2.1D觸發(fā)器?D觸發(fā)器的電路邏輯符號如圖7-4所示。?D觸發(fā)器有一個輸入端D，一個時鐘信號輸入端CP，為了區(qū)別在CP端加有箭頭。?它有2個輸出端，一個為Q端，另一個為端，加有小圓圈的輸出端為端。圖7-4D觸發(fā)器的電路邏輯符號1．預置端?D觸發(fā)器還有兩個預置端和，如圖7-4（b）所示，平時正常工作時要求和端都加高電平“1”，如果使

=

0(仍為“1”)，則觸發(fā)器被置成Q

=

0，如果使

=

0(

=

1)，則觸發(fā)器被置成Q

=

1。?因此，端被稱為置0端，端稱為置1端。?對于圖7-4（a），S與R端為1電平時有效，對于圖7-4（b）為0電平時有效。2．真值表?D觸發(fā)器是受CP和D端雙重控制的，CP端加高電平1時，它的輸出和D的狀態(tài)相同。?如D

=

0，CP來到后，Q

=

0；如D

=

1，CP來到后，Q

=

1。?CP脈沖起控制開門作用，如果CP

=

0，則不管D是什么狀態(tài)，觸發(fā)器會維持原來狀態(tài)不變。?這樣的邏輯功能畫成表格就稱為功能表或特性表，如表7-2所示。?表中Qn+1表示加上觸發(fā)信號后變成的狀態(tài)，Qn為原來的狀態(tài)，“X”表示為0或是1的任意狀態(tài)。?需要說明的是：有的D觸發(fā)器有幾個D輸入端，D1、D2、D3……它們之間是邏輯與關(guān)系，也就是只有當D1、D2、D3……均為1時，輸出端Q才為1。7.2.2集成電路D觸發(fā)器?常用的D觸發(fā)器有CD4013，它是一個雙D觸發(fā)器，即在14腳的管殼中封裝著2個D觸發(fā)器，其引腳排列方式和功能如圖7-5所示。?為了正確地使用D觸發(fā)器，必須熟悉它的邏輯功能，即應(yīng)該了解它的邏輯真值表，如表7-3中所列。圖7-5D觸發(fā)器CD4013引腳排列方式和功能?從表7-3中可知，CD4013的2個輸出端Q和通常是互為反相的，其輸出狀態(tài)受到數(shù)據(jù)端D、置位端S、復位端R和時鐘脈沖CP極性4個條件的控制。?正因為有這些特性，才使得我們能夠設(shè)計不同形式的電路。?靈活地來達到控制其輸出狀態(tài)的目的。?從表7-3中可以看出，其6種輸出狀態(tài)可以概括為3種類型的功能。1．前三種狀態(tài)——數(shù)據(jù)傳輸及鎖定功能?這時，R和S端應(yīng)該接0電位（地）。?當數(shù)據(jù)端的邏輯電位為0時，只要等到時鐘脈沖的前沿（上升沿）一到，CD4013的輸出端Q就會變成0。?當時鐘脈沖的后沿（下降沿）來到時，便呈現(xiàn)鎖定狀態(tài)。?此后，無論數(shù)據(jù)端上的邏輯電位為任何值，Q都保持0電位狀態(tài)。?同樣，當數(shù)據(jù)端上加著邏輯電位1時，時鐘脈沖一來，Q端便變成1，時鐘脈沖退走以后，Q

=

1的這個狀態(tài)便繼續(xù)保持下來。2．狀態(tài)四和五——置位/復位功能?置位/復位功能通常也稱為RS觸發(fā)功能。?此時不管時鐘脈沖加與不加，也不管D端的數(shù)據(jù)是什么狀態(tài)，只要S端為1而R端為0，則Q端必然為1，而當S

=

0，R

=

1時，Q便成為0。?即S端和R端此時起著置位與復位的功能。3．最后一種狀態(tài)——S

=

R

=

1

?當S和R都等于1時，不論時鐘脈沖和D端的數(shù)據(jù)是什么狀態(tài)，CD4013的2個輸出端Q和都處于邏輯1狀態(tài)。?這是一種不常使用的狀態(tài)。?但可以用來判斷電路的連接是否有故障存在，因為通常是不會給R和S同時加上高電位的。7.2.3J-K觸發(fā)器1．J-K觸發(fā)器的邏輯符號?J-K觸發(fā)器的邏輯符號如圖7-6所示。圖7-6J-K觸發(fā)器的邏輯符號?它有3個輸入端，即J端和K端，以及CP端，2個預置端端和端，2個信號輸出端Q和端。?J-K觸發(fā)器是在CP脈沖的下降沿觸發(fā)翻轉(zhuǎn)的，所以在CP端畫有一個小圓圈以示區(qū)別。2．真值表?J-K觸發(fā)器的邏輯功能真值表如表7-4所示。?從該表中可看出，在有CP脈沖（即CP

=

1）時，如果J、K均為0，觸發(fā)器狀態(tài)不變，其他情況見表7-4中所列。3．需要說明的問題有些J-K觸發(fā)器同時有好幾個J端和K端，J1、J2……和K1、K2……之間都是邏輯與的關(guān)系。有的J-K觸發(fā)器是在CP的上升沿觸發(fā)翻轉(zhuǎn)的，這時它的邏輯符號圖的CP端就不帶小圓圈。也有的時候為了使圖更簡潔，常常把和端省略不畫。7.3寄存器和移位寄存器電路

7.3.1基本寄存器電路?圖7-7是由4個D觸發(fā)器構(gòu)成的基本寄存器邏輯電路，每個觸發(fā)器的CP端并聯(lián)起來作為控制端。?需要存儲的數(shù)碼加到觸發(fā)器的D輸入端。圖7-7由D觸發(fā)器構(gòu)成的基本寄存器電路1．基本寄存器特點?根據(jù)D觸發(fā)器的性質(zhì)，圖7-7寄存器有以下基本特點。（1）CP

=

0?當CP

=

0時，觸發(fā)器保持原狀態(tài)不變，即

Qn+1

=

Qn（2）CP

=

1?當CP

=

1（上升沿）時，觸發(fā)器的狀態(tài)為D輸入端的狀態(tài)，即

Qn+1

=

D由此可見，D觸發(fā)器只在CP

=

1（上升沿）時，才會接收和存儲數(shù)碼。?另外，由于4個觸發(fā)器的端也并聯(lián)在一起。?因此，如果在端加上負脈沖，就可將全部觸發(fā)器均置為0態(tài)，通常將這一過程稱為清零，也叫置0端。2．工作原理?如果要存儲二進制數(shù)1001，它們被分別加到觸發(fā)器的D輸入端，如圖7-7所示。?當時鐘脈沖CP到來時，由于D觸發(fā)器的特性是在CP

=

1時，Qn+1

=

D，所以在CP脈沖的上升沿時，4個觸發(fā)器的狀態(tài)從高位到低位被分別置為1001，只要不出現(xiàn)清零脈沖或新的接收脈沖和數(shù)碼，寄存器將一直保持這個狀態(tài)不變，即輸入的二進制碼1001被存儲在該寄存器中。?如果想從寄存器中取出1001數(shù)碼，則只要從寄存器的各個Q輸出端就可以獲得。7.3.2移位寄存器電路1．移位寄存器適用場合?移位寄存器是數(shù)字系統(tǒng)中的一個重要部件，應(yīng)用很廣泛。?例如：在串行運算中，需要用移位寄存器把二進制的數(shù)據(jù)一位一位依次送入，再用全加器進行運算。?運算的結(jié)果又一位一位依次存入移位寄存器中。?在有些數(shù)字裝置中，要將并行傳送的數(shù)據(jù)轉(zhuǎn)換成串行傳送，或者將串行傳送的數(shù)據(jù)轉(zhuǎn)換成并行傳送，要完成這些轉(zhuǎn)換也需要使用移位寄存器。2．移位寄存器電路特征?從邏輯結(jié)構(gòu)上看，移位寄存器有以下2個顯著特征。（1）由相同寄存單元組成?移位寄存器是由相同的寄存單元組成的。?一般來說，寄存單元的個數(shù)就是移位寄存器的位數(shù)。?為了完成不同的移位功能，每個寄存單元的輸出與其相鄰的下一個寄存單元輸入之間的連接方式也不同。（2）公用時鐘?所有寄存單元公用一個時鐘。?在公共時鐘作用下，各個寄存單元的工作是同步的。?每輸入一個時鐘脈沖，寄存器的數(shù)據(jù)就順序向左或向右移動一位。?寄存單元一般是主從結(jié)構(gòu)的觸發(fā)器。3．移位寄存器的類型?CMOS移位寄存器屬于中規(guī)模集成電路，通常可按數(shù)據(jù)傳輸方式的不同進行分類。?從數(shù)據(jù)輸入方式看，移位寄存器有串行輸入和并行輸入之分。?串行輸入就是在時鐘脈沖作用下，把要輸入的數(shù)據(jù)從一個輸入端依次一位一位地送入寄存器。

?并行輸入就是把要輸入的數(shù)據(jù)從幾個輸入端同時送入寄存器。?在CMOS移位寄存器中，有的品種只具有1種輸入方式，例如只具有串行輸入方式，但也有些品種同時兼有并行和串行2種方式。?串行輸入的數(shù)據(jù)加到第一個寄存單元的輸入端，在時鐘脈沖的作用下輸入，數(shù)據(jù)傳送速度較慢。?并行輸入的數(shù)據(jù)一般由寄存單元的R、S端送入，傳送速度較快。?串行輸入的移位寄存器從移位方向上分類，又有左移和右移之分。?右移是指數(shù)據(jù)由左邊最低位輸入，依次由右邊的最高位輸出。?同樣道理，在左移時，右邊的第一位為最低位，最左邊的則為最高位，數(shù)據(jù)由低位的右邊輸入，由高位的左邊輸出。?從輸出方式看，又有串行和并行之分。?串聯(lián)輸出就是在時鐘脈沖作用下，寄存器由最后一位輸出端依次一位一位輸出寄存器內(nèi)的數(shù)據(jù)；并行輸出則是寄存器的每個寄存單元均有輸出。?有些CMOS移位寄存器只有1種輸出方式，例如串行輸出。?但也有些類型兼有2種輸出方式。?實際上并行輸出方式也必然具有串行輸出方式的功能。4．移位寄存器工作原理?用D觸發(fā)器組成的逐位左移寄存器如圖7-8所示。?它能在CP脈沖控制下，每到來一個CP脈沖，在其上升沿時刻寄存器中存儲的數(shù)碼向左移動1位，需要移位的數(shù)字信號加到最低位觸發(fā)器F0的輸入端D0，其工作原理如下。圖7-8D觸發(fā)器構(gòu)成的逐位左移寄存器（1）復位?首先從置0端輸入一個負脈沖，使寄存器清零成為0000狀態(tài)。?下面假定要輸入和移位的數(shù)碼是1101，如圖7-9所示的波形。圖7-9移位數(shù)碼1101波形示意圖（2）第1個CP到來前?從圖7-8中可看出，第1個CP脈沖來到前，4個觸發(fā)器的輸入端分別為D0

=

1，D1

=

Q0

=

0，D2

=

Q1

=

0，D3

=

Q2

=

0。（3）第1個CP來到后?當?shù)?個CP脈沖到來后（在CP的上升沿）觸發(fā)器F0翻轉(zhuǎn)成1態(tài)，即Q0

=

1，而觸發(fā)器F1，F(xiàn)2，F(xiàn)3保持0狀態(tài)不變，整個寄存器的狀態(tài)為0001。（4）第2個CP到來前?在第2個CP脈沖到來前，D0

=

1，D1

=

Q0

=

0，D2

=

Q1

=

0，D3

=

Q2

=

0。（5）第2個CP來到后?當?shù)?個CP脈沖到來后，觸發(fā)器F0和F1被置為1態(tài)，F(xiàn)2和F3則保持0態(tài)，整個寄存器為0011。?依此類推，當?shù)?個CP脈沖到來后，整個寄存器的狀態(tài)將變成1101。?由此可見，通過CP脈沖的控制，在4個CP脈沖到來后，輸入信號1101經(jīng)過4次移位后被存在該寄存器中。?如果要從寄存器的4個Q端取出該信號，得到的是一個并行的4位二進制碼。?可見，原來串行輸入的二進制碼已被轉(zhuǎn)換成并行的輸出信號。?寄存器除了左移的還有右移的，以及既能左移又能右移的雙向移位寄存器，它們的工作原理大同小異，只是在輸入端增加了一些控制門，連接和控制方法稍復雜一些。?移位寄存器除具有寄存數(shù)碼及移位的功能外，還有一些典型應(yīng)用。?例如可以用其構(gòu)成簡單循環(huán)碼計數(shù)器（扭環(huán)形計數(shù)器），分頻器，串行—并行轉(zhuǎn)換器，并行—串行轉(zhuǎn)換器等。7.4計數(shù)器和分頻器電路

7.4.1計數(shù)器電路1．計數(shù)單元電路?圖7-10是一個最簡單的計數(shù)單元電路。圖7-10最簡單的計數(shù)單元電路?由圖可見，該電路是將J與K端同時接高電平（J

=

K

=

1），所以JK觸發(fā)器實際上已轉(zhuǎn)換成了T'

觸發(fā)器。?T‘

觸發(fā)器的工作特點是每來一個計數(shù)脈沖，電路就翻轉(zhuǎn)一次，并由一個穩(wěn)態(tài)翻轉(zhuǎn)到另一個穩(wěn)態(tài)。?可見它具有記憶特性，是一種基本計數(shù)單元。?由于二進制數(shù)只有0和1兩個數(shù)碼，而T'

觸發(fā)器具有0和1兩種狀態(tài)，把兩者對應(yīng)起來可看出，T'

觸發(fā)器的上述工作過程恰好符合二進制數(shù)據(jù)遞增1的計數(shù)規(guī)則。?假設(shè)觸發(fā)器的初態(tài)為0，來一個計數(shù)脈沖，其狀態(tài)相當于0

+

1得1，再來一個計數(shù)脈沖，其狀態(tài)相當于1

+

1得0并向高位進1（即逢二進位）。?進位的特征就是計滿歸0，狀態(tài)復原，同時在Q端輸出一個負階躍信號。?由此可見，由一個T′觸發(fā)器構(gòu)成的計數(shù)電路可以表示一位二進制數(shù)，也就是說只能記2個脈沖數(shù)。?不難推想，若由n個觸發(fā)器構(gòu)成計數(shù)電路總共有2n個狀態(tài)，因此可以記2n個脈沖數(shù)。?例如，若要記8個脈沖數(shù)，則應(yīng)選3個觸發(fā)器。?但是，3個觸發(fā)器構(gòu)成計數(shù)器可以有不同的連接方法，而連接方法不同，構(gòu)成的計數(shù)器種類亦不同。2．16進制加法計數(shù)器?圖7-11是由4個上述的基本計數(shù)單元組成的加法計數(shù)器電路。?這是一個16進制計數(shù)器，最大計數(shù)值為1111，相當于十進制數(shù)15。圖7-1116進制加法計數(shù)器電路?計數(shù)脈沖是加到最低位觸發(fā)器ICO的CP端上，所有的J與K端均接高電平1，各觸發(fā)器的Q輸出端是連接在相鄰高一位觸發(fā)器的CP端上。?從J-K觸發(fā)器的真值表中可以看出（見表7-3）；當J

=

K

=

1時，每接收到一個CP，觸發(fā)器便翻轉(zhuǎn)一次。?下面來分析全部清零后每接收到一個CP脈沖后，電路的狀態(tài)。（1）第一個CP脈沖后沿?在第一個CP脈沖后沿到來時，觸發(fā)器ICO翻轉(zhuǎn)使其輸出端Q0

=

1，其余3個觸發(fā)器仍保持0態(tài)，整個計數(shù)器的狀態(tài)為0001。（2）第二個CP脈沖后沿?當?shù)诙€CP脈沖后沿到來時，觸發(fā)器ICO又翻轉(zhuǎn)為Q0

=

0、IC1輸出端翻轉(zhuǎn)為Q1

=

1，其余2個觸發(fā)器仍保持0態(tài)，整個計數(shù)器的狀態(tài)為0010。?依此類推，當?shù)?5個CP脈沖后沿到來時，整個計數(shù)器的狀態(tài)為1111。?由此可見，該計數(shù)器確實可以對CP脈沖進行加法計數(shù)，從而實現(xiàn)了加法計數(shù)的目的。3．集成電路數(shù)字計數(shù)器?XX4017（數(shù)字前的“XX”表示生產(chǎn)廠家的字母代號，不同的廠家前綴不一樣）就是最常用的集成電路數(shù)字計數(shù)器。?它的應(yīng)用幾乎涉及電子技術(shù)的各個領(lǐng)域，是一種通用性極強的集成電路，并且大有應(yīng)用潛力。?4017計數(shù)器電路具有線路簡單，功能靈活和調(diào)節(jié)方便等優(yōu)點。（1）計數(shù)器XX4017電路特點?XX4017是十進制計數(shù)/時序譯碼器或稱為十進制計數(shù)/脈沖分配器，主要具有如下特點。①具有計數(shù)，譯碼雙重功能。②具有3個輸入端，清零端Cr（或R），當在其上加高電平或正脈沖時，只有