第3章 組合邏輯電路

第3章

組合邏輯電路3.1概述3.2算術(shù)運算電路3.3信號變換電路本

章

小

結(jié)第3章

組合邏輯電路第3章

組合邏輯電路3.1概述

組合邏輯電路的特點和分類特點：（1）輸出與輸入之間沒有反饋延時通路（2）電路中沒有記憶元件

數(shù)字電路按邏輯功能和電路結(jié)構(gòu)的不同特點可分為兩類：組合邏輯電路、時序邏輯電路。

第3章

組合邏輯電路二組合邏輯電路的分析步驟

組合邏輯電路分析的主要任務(wù)是根據(jù)其邏輯電路圖確定邏輯功能。從理論上講其分析過程并不難，但要說明其具體的功能，則需要平時的知識積累。一般可采用下列步驟分析：①寫出邏輯圖輸出端的邏輯表達式②化簡和變換邏輯表達式③列出真值表④根據(jù)真值表和邏輯表達式對邏輯電路進行分析，最后確定電路的邏輯功能，并可附加簡單說明。

第3章

組合邏輯電路三組合邏輯電路的設(shè)計

當用小規(guī)模集成電路設(shè)計組合邏輯電路時一般步驟如下：①.分析設(shè)計任務(wù)，確定輸入變量、輸出變量，找到輸出與輸入之間的因果關(guān)系，列出真值表。②.由真值表寫出邏輯表達式。③.化簡、變換邏輯表達式，并畫出邏輯圖。這樣邏輯電路原理設(shè)計的工作任務(wù)就完成了，實際設(shè)計工作還包括集成電路芯片的選擇，電路板工藝設(shè)計，安裝、調(diào)試等內(nèi)容。

第3章

組合邏輯電路3.2算術(shù)運算電路

一半加器電路

半加器是只考慮兩個加數(shù)本身相加，而不考慮來自低位進位的邏輯電路。

半加器(a)邏輯圖

(b)邏輯符號第3章

組合邏輯電路二全加器電路

全加器是完成兩個二進制數(shù)Ai和Bi及相鄰低位的進位Ci-1相加的邏輯電路。

全加器的邏輯圖全加器的邏輯符號第3章

組合邏輯電路三集成算術(shù)/邏輯運算單元

集成算術(shù)/邏輯運算單元（ALU）能夠完成一系列算術(shù)運算和邏輯運算。

由表可知，CC4581能夠進行16種算術(shù)和邏輯運算，并有清零和預(yù)置功能

CC4581功能表3.3信號變換電路

第3章

組合邏輯電路一編碼器

1.10進制→8421BCD編碼器

10進制→8421BCD編碼器邏輯圖如圖所示。其中I0是隱含的。

10進制→8421BCD編碼器電路圖

（a）由或門組成（b）由與非門組成二．優(yōu)先編碼器

第3章

組合邏輯電路優(yōu)先編碼器是當多個輸入端同時有信號時,電路只對其中優(yōu)先級別最高的輸入信號進行編碼。

10線-4線8421BCD碼優(yōu)先編碼器CC40147的真值表CC40147的真值表第3章

組合邏輯電路三譯碼器

1.8421BCD碼→10進制譯碼器

把BCD碼翻譯成10個十進制數(shù)字信號的電路，稱為二－十進制譯碼器。

2.集成4線-10線譯碼器

圖所示是8421BCD輸入的集成4線-10線譯碼器CC74HC42的引腳排列圖和邏輯功能示意圖。

集成4線-10線譯碼器74HC42的引腳排列圖

第3章

組合邏輯電路3.8421BCD碼→七段10進制顯示的譯碼器

8421BCD碼→七段10進制顯示的譯碼器用來驅(qū)動各種顯示器件，從而將二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。

（1）數(shù)碼顯示器顯示器件的種類很多，在數(shù)字電路中最常用的顯示器是半導(dǎo)體顯示器（又稱為發(fā)光二極管顯示器LED）和液晶顯示器（LCD）。LED主要用于顯示數(shù)字和字線，LCD可以顯示數(shù)字、字母、文字和圖形等。

（2）8421BCD碼→七段10進制顯示的譯碼器設(shè)計顯示譯碼器首先要考慮顯示器的字形，現(xiàn)以驅(qū)動共陰極的7段發(fā)光二極管的二-十進制譯碼器CC4511、CC40110芯片為例，具體說明顯示譯碼器的設(shè)計過程。

四數(shù)據(jù)選擇器

第3章

組合邏輯電路1.數(shù)據(jù)選擇器的工作原理數(shù)據(jù)選擇器按要求從多路輸入中選擇一路輸出，根據(jù)輸入端的個數(shù)可分為四選一(例如CC4539)，八選一(例如CC74HC151)等等。

如圖所示是雙四選一選擇器CC4539的邏輯圖和符號圖。

雙四選一數(shù)據(jù)選擇器CC4539的電路圖

(a)邏輯圖(b)符號圖第3章

組合邏輯電路2.數(shù)據(jù)選擇器CC74HC151是一種典型的集成8線－1線數(shù)據(jù)選擇器，如圖3.19所示是CC74HC151的引腳排列圖。它有三個地址端A2A1A0。可選擇D0~D7八個數(shù)據(jù)，具有兩個輸出端W和。其功能如表3.13所示

A2A1A0W1×××010000D000001D110010D220011D330100D440101D550110D660111D77CC74HC151的功能表

五數(shù)據(jù)分配器

第3章

組合邏輯電路數(shù)據(jù)分配器又稱1路對多對模擬開關(guān)，是數(shù)據(jù)選擇器的逆過程，即將一路輸入變?yōu)槎嗦份敵龅碾娐贰?對8路數(shù)據(jù)分配器CC4051的示意圖所示。用CC4051作為數(shù)據(jù)分配器本

章

小

結(jié)

第3章

組合邏輯電路常用的中規(guī)模組合邏輯電路包括加法器及算術(shù)運算單元、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)值比較器等。它們不僅是計算機中的基本邏輯功能構(gòu)件，而且也常常應(yīng)用于其它數(shù)字系統(tǒng)中。在高密度可編程邏輯器件CPLD出現(xiàn)后，它們又成為軟件工具庫中的標準元件以供調(diào)用。應(yīng)用組合邏輯器件進行組合邏輯電路的設(shè)計時，有以下特點：1．對邏輯表達式的變換與化簡的目的是使其盡可能與給定的組合邏輯器件的形式一致，而不單純是簡化。2．設(shè)計時應(yīng)考慮合理充分應(yīng)用組合器件的功