安全生產(chǎn)技術(shù)數(shù)據(jù)匯總

簡易數(shù)字相位計課程設(shè)計方案課程名稱：數(shù)字電子技術(shù)課程設(shè)計題目：簡易數(shù)字相位計設(shè)計人：孫磊學(xué)號：201016040215目錄需求分析需求分析方案分析2.1前級波形整形2.2后級波形的數(shù)字處理2.3頻率的測量2.4相位差的測量2.5人機(jī)接口系統(tǒng)原理3.1系統(tǒng)框圖3.2前級波形整形3.3頻率的測量3.4相位差的測量3.5人機(jī)接口附錄第一章需求分析1.1需求分析題目要求設(shè)計一個頻率計，功能：測量信號的頻率，測量信號相位差，靈敏度可調(diào)節(jié)，指標(biāo)：頻率測量范圍0.1Hz～1MHz，精度0.01%，相位測量范圍0～360，精度0.01%，信號幅度0.1～10V。首先因為要測量相位差，所以需要有兩路波形輸入，因為所測量的波形不確定，可能有正弦波，方波，三角波，及不規(guī)則波，而后級處理需要數(shù)字信號，所以需要在前級把信號處理成TTL電平信號。而后級測量頻率，所以需要進(jìn)行計數(shù)等處理，并能夠有相應(yīng)的輸出。由于需要對頻率計的相位差靈敏度進(jìn)行調(diào)節(jié)，所以還需要有相應(yīng)的人機(jī)接口。第二章方案分析2.1前級波形整形 前級波形整形主要是要將原來的非TTL方波整形成可以讓后級處理電路方便識別的信號，可以有一下方法實現(xiàn):方案一：模擬整形，使用比較器對波形進(jìn)行過零比較，整形成xv的方波，方波的低電平為0v左右，高電平為xv（取決于后面的處理電路高電平）。用的比較多的就是使用過零比較器來實現(xiàn)，模擬整形的好處在與速度比較塊，而且不需要編寫軟件即可實現(xiàn)，缺點是不太穩(wěn)定，易受干擾。同時在比較器選用時還應(yīng)考慮是使用運(yùn)放實現(xiàn)還是使用集成比較器，運(yùn)放的靈敏度相對來說比較高，但是帶寬不高，估計比較難以符合條件，集成運(yùn)放雖然靈敏度不高，但是最高頻率相對比較高，比如常用的LM311，反應(yīng)時間達(dá)到了200ns，足以應(yīng)付這里的1MHz波形的過零比較使用，同時LM311的輸入電壓絕對值大于10V，滿足需求。方案二：數(shù)字整形，先使用A/D轉(zhuǎn)換芯片將波形轉(zhuǎn)換成數(shù)字量，輸入到后級的芯片（單片機(jī)或者FPGA），然后再將這個量與所設(shè)的閾值進(jìn)行比較，整形成一個方波信號，送入下一級進(jìn)行處理。數(shù)字處理的好處就在于比較精確，而且比較穩(wěn)定，缺點在于A/D芯片的輸入電平范圍有限，一般在0-5v范圍內(nèi)，而且一般波形需要先加入一個直流分量將波形的最小值上拉到0v以上，但可以考慮先將原始波形去掉直流分量后在輸出，并在輸出口與地之間接一個Vz為3.3v的單向穩(wěn)壓二極管，然后再將這個輸出量上拉1V左右，就將波形整形成了一個稍小于1V到4.3V的波形，再將這個波形經(jīng)過AD轉(zhuǎn)換后與1v的AD轉(zhuǎn)換值進(jìn)行比較，輸出一個方波信號，這個方波信號的頻率必然也等于原來波形的頻率。方案選擇：以上兩種方案各有所長，并各有所短，但是都可以達(dá)到目的，相比價而言，方案二實現(xiàn)比較煩瑣，而方案一在頻率小于1M實現(xiàn)效果應(yīng)該還是可以的，所以選擇方案一。 2.2后級波形的數(shù)字處理后級數(shù)字處理部分主要有：FPGA處理，單片機(jī)處理，DSP處理，以及不怎么常見的F/V轉(zhuǎn)換輸出，用模擬表頭顯示。這幾種方案的特點主要如下： 方案一：單片機(jī)處理，由于編程開發(fā)簡單，電路簡單，相關(guān)開發(fā)資料豐富，技術(shù)成熟，以及還算不錯的數(shù)學(xué)運(yùn)算能力和還算可以的數(shù)字信號處理能力，單片機(jī)用來完成頻率測量顯然有一定的優(yōu)勢，加之現(xiàn)在單片機(jī)很多都集成有內(nèi)置的計數(shù)器，定時器，AD轉(zhuǎn)換功能，比如比較常用的avr單片機(jī)中的mega系列，應(yīng)該基本具有測量1MHz以下的頻率的能力，加之它可以很方便的實現(xiàn)人機(jī)接口界面，簡單的外圍電路等等優(yōu)點都使它具有相當(dāng)?shù)膬?yōu)勢來勝任后級信號處理的任務(wù)。但是它也擁有比較致命的弱點，就是單片機(jī)系統(tǒng)是一個串行系統(tǒng)，要進(jìn)行兩路信號的處理，特別是相位差的測量就顯得有些力不從心，當(dāng)然這個缺點并不是沒有補(bǔ)救的措施的，就是由于兩路信號頻率相等，所以只需要測一路信號就行了，同時在前后級之間使用異或運(yùn)算將兩路信號合成為相位差信號，再送如單片機(jī)測量，具體方法會在下一節(jié)介紹。方案二：DSP處理，DSP就是數(shù)字信號處理的意思，專門的DSP處理器對于處理這種簡單信號可以說是小事一樁，相比較普通單片機(jī)他擁有先進(jìn)的哈佛結(jié)構(gòu)，管道式設(shè)計，面向寄存器和累加器的設(shè)計思路，以及同一時鐘周期內(nèi)執(zhí)行多個操作的功能，能比較快速的完成諸如乘除法運(yùn)算，但是他的開發(fā)相對來說要復(fù)雜一些，目前向我們還不能很好的掌握它來完成任務(wù)。方案三：FPGA處理，使用VHDL編程，開發(fā)起來還算比較簡單，同時由于FPGA內(nèi)部本質(zhì)還是硬件數(shù)字電路，所以可以達(dá)到相當(dāng)高的系統(tǒng)頻率，意味著就可以處理相當(dāng)高頻率的信號，比起前兩者，它的開發(fā)更加自由，我們可以設(shè)計出更加貼合我們需求的后級處理系統(tǒng)。他更重要的一點就在于由于它的內(nèi)部完全可以實現(xiàn)并行處理，可以同時處理多路信號，特別適合與相位差的測量。但是它的人機(jī)接口界面比較難實現(xiàn)，同時諸如乘除法運(yùn)算比較麻煩。方案四：F/V轉(zhuǎn)換后用模擬表頭輸出，在一些場合下，這種方法是需要的，并且對于本系統(tǒng)這種方案是可行的，選用比較常用的F/V芯片，ADI公司的AD650芯片，它的滿刻度頻率為1M，恰好滿足需要，但是它的精度不夠高，還要受到電壓表頭精度的影響，系統(tǒng)的穩(wěn)定度沒法和前面的方案比。方案選擇:綜合前面四套方案，我們發(fā)現(xiàn)單片機(jī)開發(fā)相對最容易，但是也存在比較大的缺點，DSP顯然是大材小用，而且不易開發(fā)，F(xiàn)/V轉(zhuǎn)換法精度不能滿足需要，而且受影響的因素比較多，相比較而且FPGA就比較合適，他可以并行處理，速度較快等等，而它所謂的缺點由于現(xiàn)在技術(shù)的發(fā)展基本上已經(jīng)是不再是問題了，人機(jī)接口界面，比如顯示，按鍵等均有成熟的算法可以方便實現(xiàn)，乘除法可以使用專用乘除法器來實現(xiàn)，向我們現(xiàn)在常用的颶風(fēng)II系列FPGA內(nèi)部就集成了18個專用乘法器，一定能勝任我們的我們想要的乘除功能，所以考慮選擇FPGA來實現(xiàn)后級的數(shù)字處理任務(wù)。2.3頻率的測量在這個系統(tǒng)中，頻率的測量是一個重要的功能，題目所給的要求是：頻率測量范圍0.1Hz～1MHz，精度0.01%，可以看得出來這里要求的頻率范圍還是比較寬的，目前比較常用的測寬帶頻率主要有，直接測頻率法，直接測周期法和測周期加測頻率法，它們大致如下：方案一：直接測頻率法，將整形后的方波輸入到FPGA中，以方波的上升沿啟動計數(shù)時鐘的GATE開始計數(shù)，等計滿一個單位時間，計數(shù)器GATE關(guān)閉，將計數(shù)值傳給FPGA的其它部分進(jìn)行處理，這種方法誤差在于GATE關(guān)閉時，并非一定是整數(shù)個波形，而計數(shù)器計到的只能是整數(shù)個波形，所以有不大于一個波的誤差存在，如果是高頻信號，這個誤差幾乎可以忽略，但是如果是低頻信號，就可能會導(dǎo)致誤差較大，但是這種方法的優(yōu)點在于測出來的數(shù)據(jù)不用經(jīng)過計算就可以用來輸出到顯示部分。方案二：測周期法，這種方法是將整形后的方波輸入到FPGA后，方波的第一個上升沿啟動計時器，下一個上升沿關(guān)閉計時器，這種方法的精度取決于信號周期和計時器最小單位，如果計時器最小單位足夠小，可以得到比較精確的數(shù)據(jù)，與上面的方法相反，這種方法適合于測量低頻信號的頻率，而且測出來的數(shù)據(jù)還需要取倒數(shù)才能得到頻率。方案三：測周期加測頻率法，針對上面兩種方案的各自特點，將兩種方法結(jié)合起來使用，高頻時測量信號的頻率，低頻是測量信號的周期，他的優(yōu)點不言而喻，缺點也很明顯，首先怎么確定分界點，測出來的數(shù)據(jù)可能不連貫，但是這確實是一種比較好的方法了。方案四：自動量程，波形累加測周期法，這種方法是我自己原創(chuàng)的一種方法，受方案三的啟發(fā)，對方案二的一個改進(jìn)，具體是這樣子的，它的核心是一個若干位的10進(jìn)制計數(shù)器和一個狀態(tài)機(jī)，將頻率分成若干檔，比如以100倍為一檔，方波輸入到FPGA以后，先測一個周期的時間長度，方法同方案二，如果時間不在0.1s-10s范圍內(nèi)，則將這個信號送入10進(jìn)制計數(shù)器，測其100個周期的累積時間，如果在0.1s-10s內(nèi)，將測其10000個周期的累加時間，如此用狀態(tài)機(jī)控制循環(huán)。最終得到一個大約在0.1s-10s的時間，將這個時間除以計數(shù)個數(shù)就可以得到比較精準(zhǔn)的周期了，再將這個周期取倒數(shù)就可以得到比較精準(zhǔn)的頻率了。這樣做比較容易實現(xiàn)，而且數(shù)據(jù)的精度可以保證恒定。方案五：專用芯片,測頻電路采用ICM7226B型單片8位10MHz通用頻率計數(shù)器,配置少量外圍元件即可準(zhǔn)確測量頻率和周期,它還能測量頻率比、時間間隔及累計數(shù)。該頻率計數(shù)器電路具有自校準(zhǔn)功能。測量范圍是0MHz～10MHz,最高分辨率可達(dá)0.0001Hz。方案選擇：本著精確和自己動手的原則，當(dāng)然是選擇方案四。2.4相位差的測量在這個系統(tǒng)中，相位差的測量是另一個重要的功能，相位差的測量在鎖相環(huán)中是一個重要的步驟之一，由于無線通訊技術(shù)的發(fā)展，相位差的測量技術(shù)也是日趨成熟，數(shù)字方法和模擬方法都很齊備，部分現(xiàn)在流行的測法是零示法，對數(shù)變換法，F(xiàn)FT，DFT法，以及改進(jìn)的窗口DFT法，基于數(shù)字正交變換的相位差測量方法等等，具體如下：方案一：零示法，通過將兩路方波波形異或，其相同部分成為低電平，不同部分合成為高電平，然后用FPGA測量這個脈沖的寬度再和波形周期進(jìn)行比對，優(yōu)點是很簡單，缺點是如果這個脈寬很小就沒法精確測量。方案二：方案一的改進(jìn)，在方案一的基礎(chǔ)上，將脈寬進(jìn)行積分（積分的脈沖與頻率有關(guān)），再通過ad轉(zhuǎn)換成數(shù)字量顯示出來，結(jié)合修正過的經(jīng)驗公式，即可得出比較準(zhǔn)確的相位差，這種方案的好處在于可以滿足高頻的信號的相位差的測量，缺點是經(jīng)驗公式很難確定，精度仍然不夠。方案三：對數(shù)放大法，對數(shù)放大器能將寬范圍的輸入電壓信號變成窄范圍的分貝刻度輸出,對數(shù)放大器的輸出電壓為UOUT=USLPlg(UIN/UZ)，USLP為增益斜坡電壓,UIN為輸入電壓。UZ為參考電壓,lg(UIN/UZ)為2個輸入電壓的分貝比。測量增益時,分別用UINA和UINB來代替UIN、UZ,AD8302的輸出就變成UMAG=USLPlg(UINA/UINB),UINA和UINB為2路輸入電壓,UMAG為增益輸出電壓,與信號電平的差值相對應(yīng)。相位差輸出電壓的表達(dá)式為UPHS=Uφ[φ(UINA)-φ(UINB)](3)式中,Uφ為相位差斜坡電壓,單位是mV/度;φ為每個信號的相位,單位是度。相位檢波器具有180°的相位差范圍。該相位差范圍既可以是0°～+180°(以90°為中心),也可以是0°～-180°(以-90°為中心)，比較典型的使用這種處理方法的芯片是ADI公司的AD8302，只要將兩路信號輸入，就可以得到一個隨相位差變化的電壓信號。用AD處理輸入到FPGA就可以了。這種方法的優(yōu)點是原理簡單，因為有專門芯片實現(xiàn)也很簡單，但是還是要AD轉(zhuǎn)換。方案三：DFT法，即離散的傅立葉變換，就是將信號由原來的時域分析改成在頻域分析，從而使分析更為方便，但是這種方法對時鐘的要求很高，容易出現(xiàn)，否則其精度受頻譜泄漏和柵欄效應(yīng)影響。而且轉(zhuǎn)換速度不夠。方案四：窗口DFT法，很多地方和方案三相似，不同的是數(shù)字化測量相位差，必須先對信號有限化，把無限長的信號限定為有限長，這相當(dāng)于在時域乘一個窗函數(shù)。時域相乘，則頻域相當(dāng)于參與相乘的兩個信號各自頻譜的周期卷積。特點是不需要測量信號頻率，不需要對信號實行整周期采樣，因而微機(jī)實現(xiàn)簡單。同時，測量兩周期信號中某一頻率分量的相位差，只須對兩信號各做一次DFT，計算量較小。而且速度比較塊。但是算法還是比較麻煩。方案選擇：根據(jù)實現(xiàn)難度和精準(zhǔn)度的雙重標(biāo)準(zhǔn)衡量，覺得使用AD8302比較合適，外圍再加一個AD轉(zhuǎn)換器就可以完成測量。2.5人機(jī)接口方案一：數(shù)碼管顯示所測數(shù)據(jù)，按鍵接受輸入，這是很多頻率計的做法，優(yōu)點是顯示快捷，而且比較容易實現(xiàn)。缺點是信息量比較小。方案二：LCD+鍵盤，顯示的信息量大，只是刷新速度慢，可以做出比較人性化的界面。方案選擇：由于系統(tǒng)對刷新速度不是要求很高，而且要顯示的信息量比較大，所以應(yīng)當(dāng)選擇方案二。第三章系統(tǒng)原理3.1系統(tǒng)框圖比較器比較器原始信號原始信號2比較器比較器原始信號原始信號2FPGA處理AD8302AD7865人機(jī)接口輸入輸出系統(tǒng)分為前級整形，后級處理兩部分，其中后級又分為測頻和測相位差。3.2前級波形整形電路圖：使用比較器LM311，現(xiàn)將信號轉(zhuǎn)化成過零的方波信號，然后經(jīng)過齊納二極管的穩(wěn)壓作用，將方波信號轉(zhuǎn)換成高電平為3.3V的低電平大約為0.6V的方波信號，經(jīng)過1N4007加以整流，轉(zhuǎn)換成高電平為3.3V，低電平為0.3V的方波信號。輸出波形如下：由上面的仿真波形圖可以看出該套電路的到的方波信號可以滿足要求。3.3頻率的測量根據(jù)前面的分析，使用自動量程，波形累加測周期法，在FPGA里實現(xiàn)，框架圖如下：其內(nèi)部的核心就會一個10進(jìn)制的計數(shù)器和一個狀態(tài)機(jī)。系統(tǒng)首先會測輸入波形的一個周期的周期時間，如果在0.1S到10S之間，就停止?fàn)顟B(tài)機(jī)，送除法器得到頻率，如果小于0.1S，則狀態(tài)機(jī)到下一個狀態(tài)，輸入信號被100分頻，在測分頻后的信號的周期，如果在0.1S到10S之間，就停止?fàn)顟B(tài)機(jī)，送除法器得到頻率，如果小于0.1S，則狀態(tài)機(jī)到下一個狀態(tài)，如此循環(huán)。3.4相位差的測量使用AD8302+AD7865（14位A/D轉(zhuǎn)換芯片）。由于AD8302的輸出電平測量相位差的范圍是0°～180°,對應(yīng)的輸出電壓變化范圍是0V～1.8V,輸出電壓靈敏度為10mV/度,測量誤差小于0.5°。當(dāng)相位差Δφ=0°時,輸出電壓為1.8V;