集成電子技術(shù)基礎(chǔ)教程-第二篇第4章

第二篇數(shù)字電路和系統(tǒng)第四章集成觸發(fā)器和時序邏輯電路第四章集成觸發(fā)器和時序邏輯電路時序電路某時刻的輸出狀態(tài)不但與該時刻的輸入取值有關(guān)，還與前一時刻的輸出狀態(tài)有關(guān)。顯然，除X以外，其它量都與時鐘CP有關(guān)，說明時序電路需要一個時鐘脈沖信號來觸發(fā)或協(xié)調(diào)工作。如果X=0，則Z=F1(Qn)，Di=F2(Qn)，電路的輸出和記憶電路的輸入僅由記憶電路的初態(tài)決定，這種電路有時稱莫爾(Moore)型時序電路；否則，Z=F1(X,Qn)，電路的輸出不僅與前一輸出狀態(tài)有關(guān)，還與輸入狀態(tài)有關(guān)，則稱為米里(Mealy)型時序電路。不管是

Moore時序電路，還是Mealy時序電路，時序邏輯電路的基本單元是“觸發(fā)器”。本章首先介紹各種觸發(fā)器，然后介紹常見的時序電路，例如，數(shù)碼寄存器、移位寄存器、計數(shù)器、順序脈沖發(fā)生器、序列脈沖檢測器等。第四章集成觸發(fā)器和時序邏輯電路2.4.1基本觸發(fā)器2.4.2時鐘控制電平觸發(fā)器2.4.3邊沿觸發(fā)器2.4.4二進(jìn)制計數(shù)器2.4.5非二進(jìn)制計數(shù)器2.4.6典型中規(guī)模集成計數(shù)器2.4.7寄存器和移位寄存器2.4.8用PLD器件設(shè)計時序邏輯電路2.4.1基本觸發(fā)器觸發(fā)器是構(gòu)成時序電路的基本邏輯單元。基本觸發(fā)器是能記憶1位二進(jìn)制信息的電路，有三種基本電路。非門組成與非門組成或非門組成非門組成的基本觸發(fā)器和相互交叉連接，所以兩者一定為互補輸出，=0時，=1。但是是0還是1，不能人為控制，是隨機的。為了能實現(xiàn)寄存信息的控制，在電路中引入二個輸入端和端。稱復(fù)位(置0)稱置位(置1)與非門組成的基本觸發(fā)器Q變?yōu)?狀態(tài)，Q變?yōu)?狀態(tài)，狀態(tài)不變，由原狀態(tài)決定，稱保持但當(dāng)由時，觸發(fā)器的狀態(tài)具有隨機性，實際使用時應(yīng)避免，通常為禁用。Q=1，Q=1說明00禁用0101置0Reset1010置1Set11——保持Hold上述功能通常用真值表描述或非門組成的基本觸發(fā)器說明00——保持Hold0110置1Set1001置0Reset11禁用基本RS觸發(fā)器應(yīng)用舉例用基本RS觸發(fā)器實現(xiàn)無彈跳開關(guān)電路波形2.4.2時鐘控制電平觸發(fā)器在時序邏輯電路中，一般要求用一個統(tǒng)一的時鐘信號來協(xié)調(diào)整個電路的工作。有時鐘信號時，電路的輸出狀態(tài)可能翻轉(zhuǎn)，否則電路的輸出狀態(tài)就不變。簡單地說，電路輸出狀態(tài)的改變與時鐘信號出現(xiàn)是同步的，所以也稱同步觸發(fā)器。一、高電平觸發(fā)的RS觸發(fā)器也稱RS鎖存器在基本RS觸發(fā)器的基礎(chǔ)上增加了兩個與非門，所以在輸入的RS上沒有非號和D下標(biāo)。令CP作用之前的狀態(tài)為初態(tài)(初始狀態(tài)),記作；令CP作用之后的狀態(tài)為次態(tài)(下一狀態(tài)),記作。×11111禁用(約束)×01111010111000111111011101011110011000011異步置11×××01異步清00×××10說明觸發(fā)器的真值表表示觸發(fā)器的次態(tài)邏輯函數(shù)(特性方程)表示觸發(fā)器的狀態(tài)轉(zhuǎn)換圖表示它表示觸發(fā)器從現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)時對輸入端的要求。高電平觸發(fā)RS觸發(fā)器的邏輯符號二、高電平觸發(fā)的D觸發(fā)器在RS觸發(fā)器的基礎(chǔ)上增加一個反相器，就成為D觸發(fā)器。原RS觸發(fā)器的R端為，S端為D輸入，代入特性方程后得：說明高電平觸發(fā)的D觸發(fā)器的次態(tài)與D端狀態(tài)相同。所以又稱D鎖存器。邏輯符號D觸發(fā)器的真值表1置11011置0000說明D三、電平觸發(fā)觸發(fā)器的特性及問題1動態(tài)特性動態(tài)特性是指輸入信號、CP脈沖及狀態(tài)翻轉(zhuǎn)之間的時間關(guān)系。以RS觸發(fā)器為例加以說明。設(shè)每個與非門的延遲時間為1tpd。置1置0異步置位對直接復(fù)位、置位端數(shù)據(jù)的時間要求：、>對RS端數(shù)據(jù)的時間要求：對CP高電平時間要求：CP脈沖出現(xiàn)到觸發(fā)器翻轉(zhuǎn)時間：Q由0→1所需時間：Q由1→0所需時間：當(dāng)Q或一端穩(wěn)定時，則當(dāng)Q和兩端都穩(wěn)定時，則當(dāng)Q或一端穩(wěn)定時，則當(dāng)Q和兩端都穩(wěn)定時，則在CP=1期間，RS的變化都會使觸發(fā)器翻轉(zhuǎn)。故RS端的數(shù)據(jù)變化必須在CP=0期間完成，才能保證電路狀態(tài)正確翻轉(zhuǎn)。2觸發(fā)特點及存在問題在CP=1期間，非常容易接收干擾信號，說明抗干擾能力差。由于在CP=1期間存在空翻現(xiàn)象，因此不能實現(xiàn)計數(shù)功能(來一個CP脈沖，狀態(tài)只翻一次)。2.4.3邊沿觸發(fā)器邊沿觸發(fā)器只有在CP脈沖的上升沿或下降沿時接收信號，并完成翻轉(zhuǎn)，而與此時刻前后的輸入狀態(tài)無關(guān)。所以，觸發(fā)器響應(yīng)輸入信號的時間極短，電路的可靠性高，抗干擾能力強。目前的觸發(fā)器產(chǎn)品一般都采用該技術(shù)。一、上升沿觸發(fā)的D觸發(fā)器也叫正邊沿觸發(fā)器。電路由六個與非門組成，采用維持阻塞結(jié)構(gòu)，能實現(xiàn)邊沿觸發(fā)的主要原因是電路中的四條反饋線。工作原理

CP=0時，由于G3=G4=1，觸發(fā)器狀態(tài)不可能改變，Hold。G6=D，G5=D。置0維持線置1阻塞線CP=0，Hold；CP，G4=0：

D=0a.Q=1，Q=0，Set0；由于G6的封鎖，使G5=0，G3=1，從而阻塞了置1信號的產(chǎn)生，故①

’—置1阻塞線b.封鎖了G6，從而保證了在CP=1期間，始終維持G4=0，進(jìn)而保持Q=0，故①—置0維持線CP=0，Hold；CP，G3=0：

D=1a.Q=1，Q=0，Set1；由于G3=0，阻止了使G4=0、Q=0狀態(tài)的出現(xiàn)，故②

’—置0阻塞線b.使G4、G5都被封鎖，D信號的變化不能通過G4、G5，維持了“1”狀態(tài)，故②—置1維持線置1維持線置0阻塞線置0維持線置1阻塞線置0阻塞線置1維持線維持阻塞型D觸發(fā)器在CP=1期間，由于維持和阻塞作用，觸發(fā)器狀態(tài)不會改變。請注意上升沿觸發(fā)的D觸發(fā)器與高電平觸發(fā)的D觸發(fā)器之間邏輯符號的區(qū)別。邏輯符號D說明000Set01101Set11真值表高電平觸發(fā)與正邊沿觸發(fā)的比較上升沿D觸發(fā)器的動態(tài)特性輸入信號建立時間

tset它表示D信號應(yīng)比CP早到的最短時間，從圖可見，該時間為：tset≥2tpd。輸入信號保持時間

th它表示CP上升沿到達(dá)后，D信號應(yīng)保留的時間。由圖可見，該時間為；th≥1tpd。觸發(fā)器翻轉(zhuǎn)時間

tPLH和tPHL從CP脈沖上升沿到達(dá)后，Q端由低電平變?yōu)楦唠娖降难舆t時間（tPLH），或由高電平變低電平的延遲時間（tPHL）。CP脈沖的高低電平時間tCPH和tCPL從CP脈沖上升沿出現(xiàn)到Q和都穩(wěn)定時所需的時間：tCPH≥3tpd，tCPL≥3tpd。為此，CP脈沖的最高工作頻率為：二、下降沿觸發(fā)的JK觸發(fā)器該電路在CP脈沖下降沿期間接收J(rèn)K信號并完成狀態(tài)翻轉(zhuǎn)，靠的是內(nèi)部門電路延時時間差而實現(xiàn)的。G3、G4門的延時比G1、G2門長。CP=0時，G3、G4輸出高電平，B、B'兩組與門封鎖，觸發(fā)器的狀態(tài)由A、A'兩組與門互鎖，狀態(tài)不會改變。CP=1期間，由于B、B'與門其中的一個輸入為高電平，所以觸發(fā)器狀態(tài)由B、B'與門互鎖，狀態(tài)不變。工作原理CP從0跳到1期間，觸發(fā)器狀態(tài)由原A、A'互鎖轉(zhuǎn)換到由B、B'互鎖，觸發(fā)器的狀態(tài)也不變。CP由1跳變到0期間，因G3、G4門的延時比G1、G2門長，使?fàn)顟B(tài)還來不及改變，形成了圖示等效電路，其中B、B'已被封鎖?？梢姡娐肥且粋€下降沿觸發(fā)的觸發(fā)器。由RS觸發(fā)器的特性方程得：電路功能可從特性方程得到：0111翻轉(zhuǎn)10111101置110010110置000101100保持0000說明KJJK觸發(fā)器具備有四種功能，是一個全功能觸發(fā)器。三、主從型觸發(fā)器主從型觸發(fā)器的翻轉(zhuǎn)特點是分接收和翻轉(zhuǎn)二個節(jié)拍動作。1CMOS主從D觸發(fā)器RD、SD是直接置0和置1端。初態(tài)確定后，RD、SD都為低電平0。CP=1期間，TG1、TG4斷開，TG2、TG3接通，主觸發(fā)器封鎖，狀態(tài)保持不變；從觸發(fā)器狀態(tài)按主觸發(fā)器狀態(tài)翻轉(zhuǎn)。CP=0期間，TG1、TG4接通，TG2、TG3斷開，主觸發(fā)器接收輸入信息，從觸發(fā)器狀態(tài)不變?？梢娭鲝挠|發(fā)器的觸發(fā)特點是上升沿觸發(fā)。2.