考研復(fù)試數(shù)電模電

..PAGEPAGE10/20數(shù)字電路根本概念一．根本概念。門是實現(xiàn)一些根本邏輯關(guān)系的電路。三種根本邏輯是與、或、非。邏輯關(guān)系的電路。按集成度可以把集成電路分為小規(guī)?！睸SI〕中規(guī)模〔MSI〕大規(guī)?！睱SI超大規(guī)模〔VLSI〕集成電路。叫雙極性器件。單極性器件主要有：雙極性器件主要有：TTLV=V-VV=V-VNL OFF

IL;

NH IH ON路可以實現(xiàn)線與；普通TTL門不能實現(xiàn)線與。三態(tài)門的輸出端可以出現(xiàn)高電平、低電平和高阻三種狀態(tài)。控制性號。用工作速度來評價集成電路，速度快的集成電路依次是用抗干擾能力來評價集成電路，抗干擾能力的集成電路一次是CMOS以隨著輸入信號頻率的增加，功耗也會增加。邏代數(shù)的四種表示方法是真值表、函數(shù)表達(dá)式、卡諾圖和邏輯圖。01邏輯代數(shù)只有“與〞“或〞“非〞三種根本邏輯運算。描述邏輯函數(shù)各個變量取值組合和函數(shù)值對應(yīng)關(guān)系的代數(shù)式叫函數(shù)表達(dá)式。邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式有標(biāo)準(zhǔn)與或式即最小項表達(dá)式和標(biāo)準(zhǔn)或與式即最大項表達(dá)式。邏輯函數(shù)的化簡方法有代數(shù)法即公式法和圖形法與卡諾圖法。最簡與或式是指乘積項數(shù)最少，乘積項中的變量個數(shù)最少的與或式。0.0用二進(jìn)制代碼表示有關(guān)對象的過程叫二進(jìn)制編碼：n2n個輸入，有n個輸出。將十進(jìn)制數(shù)的十個數(shù)字編成二進(jìn)制代碼的過程叫二—十進(jìn)制編碼，簡稱為BCD編碼。在幾個信號同時輸入時，只對優(yōu)先級低額最高的進(jìn)展編碼叫優(yōu)先編碼。把代碼的特定含義“翻譯〞出來的過程叫碼譯；nn入，有2n個輸出。，工作時譯碼器只有一個輸出有效。兩個一位熱勁制數(shù)相加叫做半加。兩個同位的加和來自低位的進(jìn)位三者相加叫做全加。從假設(shè)干輸入數(shù)據(jù)中選擇一路作為輸出叫多路選擇器。組合邏輯電路任意一時刻的輸出僅僅取決于該時刻的輸入，而與過去的輸入無關(guān)。組合邏輯電路的特點：由邏輯門構(gòu)成，不含記憶元件。無法饋線。競爭：信號經(jīng)由不同的途徑到達(dá)某一會合點時間有先有后。冒險：由于競爭而引起電路數(shù)處發(fā)生瞬間錯誤的現(xiàn)象。常用中規(guī)模組合邏輯電路：編碼器、譯碼器、數(shù)據(jù)選擇器、比擬器和加法器。數(shù)字電路根本概念第一章由于模擬信息具有連續(xù)性，實用上難于存儲、分析和傳輸，應(yīng)用二值數(shù)值邏輯構(gòu)成的數(shù)字電路或數(shù)字系統(tǒng)較易克制這些困難，其實質(zhì)是利用數(shù)字1和0來表示這些信息。10101邏輯0和邏輯1。22.為什么計算機(jī)或數(shù)字系統(tǒng)常用二進(jìn)制數(shù)？〕二進(jìn)制的數(shù)字裝置簡單可靠，所用元件少；二進(jìn)制只有兩個數(shù)碼0和1，22.為什么計算機(jī)或數(shù)字系統(tǒng)常用二進(jìn)制數(shù)？〕二進(jìn)制的數(shù)字裝置簡單可靠，所用元件少；二進(jìn)制只有兩個數(shù)碼0和1，的每一位數(shù)可用任何具有兩個不同穩(wěn)定狀態(tài)的元件來表示。負(fù)邏輯：與正邏輯相反?！?〕二進(jìn)制的根本運算規(guī)那么簡單，運算操作方便。缺點：二進(jìn)制表示一個數(shù)時，位數(shù)多；將人們熟悉的十進(jìn)制數(shù)輸入計算機(jī)時，需要轉(zhuǎn)換成二計算機(jī)的資料中常采用十六進(jìn)制和八進(jìn)制來表示二進(jìn)制數(shù)。UNIX系統(tǒng)的檔案權(quán)限使用八進(jìn)制，十六進(jìn)制常用于數(shù)字技術(shù)、微處理器、計算機(jī)和數(shù)據(jù)通信中。計算機(jī)的資料中常采用十六進(jìn)制和八進(jìn)制來表示二進(jìn)制數(shù)。UNIX系統(tǒng)的檔案權(quán)限使用八進(jìn)制，十六進(jìn)制常用于數(shù)字技術(shù)、微處理器、計算機(jī)和數(shù)據(jù)通信中。25.BCD25.BCDBCD842124215421碼是最常用的；無權(quán)BCD326.8421BCD碼是最根本和最常用的BCD碼，它和四位自然二進(jìn)制碼相似，各位的權(quán)值為8、4、2、1，故稱為有權(quán)BCD碼。BCD40-9邏輯代數(shù)，又稱布爾代數(shù)：邏輯代數(shù)是按一定的邏輯規(guī)律進(jìn)展運算的代數(shù)，雖然它和普通代數(shù)一樣也是用字母表示變量，但邏輯代數(shù)中的變量〔邏輯代數(shù)〕只有兩個值，即0和1，沒有中間值，且0和1并不表示數(shù)量的大小，而是表示對立的邏輯狀態(tài)。與邏輯：只有當(dāng)一件事的幾個條件全部具備后，這件事才發(fā)生?；蜻壿嫞寒?dāng)一件事的幾個條件只要有一個條件得到滿足時，這件事就會發(fā)生，非邏輯：一件事情的發(fā)生是以其相反的條件為依據(jù)的。真值表：表征邏輯事件輸入和輸出之間全部可能狀態(tài)的表格。第二章二極管的開關(guān)特性表現(xiàn)在正向?qū)ㄅc反向截止這樣兩種不同狀態(tài)之間的轉(zhuǎn)換過程。與門電路：輸入作為條件，輸出作為結(jié)果，輸入與輸出量之間能滿足與邏輯關(guān)系的電路。或門電路：輸入輸出量之間能滿足或邏輯關(guān)系的電路。非門電路：輸入輸出量之間滿足非邏輯關(guān)系的電路。BJT電路中的非門的不同：前者工作在放大區(qū)，后者工作在飽和區(qū)和截止區(qū)；利用二極管和BJT構(gòu)成的與或非三種門電路的缺點。TTL邏輯門電路是由假設(shè)干BJT是帶電阻負(fù)載的BJT門)。BJT開關(guān)速度受到限制的原因：由于BJT電荷的存入和消散需要一定的時間。TTL，。TTLBJT。37.TTL電路TTL37.TTL電路TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)字集成電是利用電子和空穴兩種不同極性的載流子進(jìn)展電傳導(dǎo)的器件。 它具有速度〔開關(guān)速度快、驅(qū)動能力強(qiáng)等優(yōu)點，但其功耗較大，集成度相對較低。CMOS電路MOS電路又稱場效應(yīng)集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集成電路中只利用一種極性的載流子〔電子或空穴〕進(jìn)展電傳導(dǎo)。 它的主要優(yōu)點是輸入阻抗高、功耗低、干擾能力強(qiáng)且適合大規(guī)模集成。CMOS與TTL相比擬，它的功耗低，扇出系數(shù)大〔指帶同類門負(fù)載速度與TTL?？垢蓴_措施：多余輸入端的處理措施：一般不讓多余的輸入端懸空，以防止干擾信號的引入。去耦合濾波器：濾除較大的脈沖電流或尖峰電流，電容而導(dǎo)致寄生反響有可能引起寄生振蕩。48.邏輯非門〔反相器〕電路的主要技術(shù)參數(shù)為：扇出數(shù)、噪聲容限、傳輸延遲時間、功耗、功耗-延遲時間積。第三章態(tài)無關(guān)的邏輯電路。組合邏輯電路的特點：輸入輸出之間沒有反響延遲通路；電路中不含記憶單元；由邏輯門構(gòu)成；輸出與電路原來狀態(tài)無關(guān)。0和01邏輯函數(shù)可用真值表、邏輯表達(dá)式、卡諾圖和邏輯圖四種方式表達(dá)。半加器：可用于實現(xiàn)兩個一位二進(jìn)制數(shù)的相加。第五章第五章構(gòu)成時序邏輯電路的根本單元是觸發(fā)器。入有關(guān)，而且還與原先的輸出狀態(tài)有關(guān)。觸發(fā)器的電路結(jié)構(gòu)分為根本RS觸發(fā)器、同步RS阻塞觸發(fā)器。與非門構(gòu)成的根本RSR1S0Q1錯誤輸出。險。分析組合邏輯電路的目的是確定電路的邏輯功能，其大致步驟是：寫出各輸出端的邏輯表達(dá)式→化簡和變換邏輯表達(dá)式→列出真值表→確定功能13.應(yīng)用邏輯門電路設(shè)計組合邏輯電路的步驟是：列出真值表→寫出邏輯表達(dá)式〔或填寫卡諾圖〕→邏輯化簡和變換→畫出邏輯圖第四章1.常用的組合邏輯部件：編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比擬器、奇偶校驗/產(chǎn)生器、加法器、算術(shù)/邏輯運算單元編碼器：具有編碼功能的邏輯電路。優(yōu)先編碼器：識別請求信號的優(yōu)先級別并進(jìn)展編碼的邏輯部件。譯碼：編碼的逆過程，將具有特定含義的二進(jìn)制碼進(jìn)展區(qū)分，并轉(zhuǎn)換成控制信號。譯碼器：具有譯碼功能的邏輯電路。代碼變換器：將一種代碼轉(zhuǎn)換成另一種代碼。數(shù)據(jù)分配器：將一個數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要送到多個不同的通道上去，實現(xiàn)數(shù)據(jù)分配功能的邏輯電路。作用相當(dāng)于多個輸出的單刀多擲開關(guān)。數(shù)據(jù)選擇器：經(jīng)過選擇，把多個通路的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上取。實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。作用相當(dāng)于多個輸入的單刀多擲開關(guān)。數(shù)值比擬器：對兩數(shù)進(jìn)展比擬，以判斷其大小的邏輯電路。半加器：只考慮兩個加數(shù)本身，而沒有考慮低位來的進(jìn)位，完成這種加法功能的邏輯電路。全加器：能進(jìn)展加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。串行進(jìn)位：任一位的加法運算必須在低一位的運算完成后才能進(jìn)展。超前進(jìn)位加法邏輯：使每位的進(jìn)位只由加數(shù)和被加數(shù)決定，而與低位的進(jìn)位無關(guān)。補(bǔ)碼=反碼+1反碼=〔〕—原碼0 1 01 1 不變0 0 不定R為置0端，S為置1端，與非門構(gòu)成的根本RS觸發(fā)器，R、S低電平有效5.或非門構(gòu)成的根本RS觸發(fā)器中，R、S高電平有效。RSRS消除開關(guān)震動所產(chǎn)生的影響。RSS=1，R=1時，狀態(tài)不定。作用之前的觸發(fā)器狀態(tài)。作用之后的觸發(fā)其狀態(tài)。RS有兩個同步RSCP變0對于負(fù)跳沿觸發(fā)的觸發(fā)器，輸入信號必須在CP，為主觸發(fā)器發(fā)生翻轉(zhuǎn)做好準(zhǔn)備，而CP態(tài)；CP的低電平也必須有一定的延遲時間，以確保從觸發(fā)器到達(dá)新的穩(wěn)定狀態(tài)。脈沖工作特性：主從觸發(fā)器對輸入信號和時鐘脈沖的要求。與主從觸發(fā)器相比，同類工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。邊沿觸發(fā)器：觸發(fā)器接收的是時鐘脈沖CP輸入數(shù)據(jù)。在CP＝lCP＝0期間以與CP電平觸發(fā)器或電位觸發(fā)器：當(dāng)觸發(fā)器的向步控制信號正為約定“1〞或“0發(fā)器接收輸入數(shù)據(jù)，此時輸入數(shù)據(jù)D的任何變化都會在輸出Q端得到反映；當(dāng)E為非約定電平時，觸發(fā)器狀態(tài)保持不變。鑒于它接收信息的條件是E出現(xiàn)約定的邏輯電平．故稱它為電位觸發(fā)方式觸發(fā)器，簡稱電位觸發(fā)器。至于電位觸發(fā)器。只要Z器那樣保持到約定控制信號跳變來到才被接收在邊沿觸發(fā)器中只有在時鐘脈沖的上升沿或下降沿時刻，輸入信號才能接收。外狀態(tài)轉(zhuǎn)換圖還指明了作為特定事件的結(jié)果系統(tǒng)將做那些動作〔例如，處理數(shù)據(jù)直接預(yù)置和直接清零：預(yù)置和清零與CPJK觸發(fā)器與RSJ=K=1入時鐘脈沖的個數(shù)。23按邏輯功能不同分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。按觸發(fā)方式不同分為：電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器。按存儲數(shù)據(jù)原理不同分為：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。JK觸發(fā)器：候，輸出與23按邏輯功能不同分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。按觸發(fā)方式不同分為：電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器。按存儲數(shù)據(jù)原理不同分為：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。按構(gòu)成觸發(fā)器的根本器件不同分為：雙極型觸發(fā)器和MOS穩(wěn)定，這段時間稱為維持時間28.t：從時鐘脈沖觸發(fā)沿開場到一個輸出端由0變1所需的延遲時間CPHL29.t：從時鐘脈沖觸發(fā)沿開場到輸出端由1變0的延遲時間CPHL最小工作周=t tCPHL+CPHLsetuptime〕是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器。holdtime如果保持時間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。第六章有關(guān)。時序邏輯和組合邏輯的不同：從邏輯功能來看，即定義的不同力；而時序邏輯電路除包含組合電路外，還有存儲電路，因而有記憶功能3.存儲電路可用延遲元件組成，也可由觸發(fā)器構(gòu)成。4.時序邏輯電路的特點：時序邏輯電路有組合電路和存儲電路組成由電路的輸入和電路原來的狀態(tài)共同決定。時序邏輯電路可分為：同步時序電路和異步時序電路并不與時鐘脈沖同步。同步時序邏輯電路的速度高于異步時序電路，但電路結(jié)構(gòu)一般較后者復(fù)雜。狀態(tài)表：反響時序邏輯電路的輸出、次態(tài)和電路的輸入、現(xiàn)態(tài)間對應(yīng)取值關(guān)系的表格。狀態(tài)圖：反響時序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律與相應(yīng)輸入、輸出取值關(guān)系的圖形。信號與電路的狀態(tài)轉(zhuǎn)換等在時間上的對應(yīng)關(guān)系。描述時序邏輯電路邏輯功能的方法有：邏輯方程式、狀態(tài)表、狀態(tài)圖、時序圖。邏輯方程組是和具體時序電路直接對應(yīng)的，狀態(tài)表和狀態(tài)圖能給出時序電路的全部工作過程，時序圖能更直觀的顯示電路的工作過程。態(tài)圖或時序圖→指出電路的邏輯功能設(shè)計時序邏輯電路的過程：根據(jù)要實現(xiàn)的邏輯功能，做出原始狀態(tài)圖或原始狀態(tài)表→進(jìn)的狀態(tài)方程和輸出方程→畫出設(shè)計好的邏輯電路圖其中畫出正確的原始狀態(tài)圖或原始狀態(tài)表是關(guān)鍵的一步。在分析方法上，異步時序邏輯電路和同步時序電路有什么不同？鐘信號CP異步時序電路中，各觸發(fā)器的時鐘不同，必須考慮CP端的情況，寫出CP的邏輯表達(dá)式。同步時序邏輯電路設(shè)計步驟：由給定的邏輯功能求出原始狀態(tài)圖狀態(tài)化簡狀態(tài)編碼、并畫出編碼形式的狀態(tài)圖與狀態(tài)表選擇觸發(fā)器的類型與個數(shù)求出電路的輸出方程與各觸發(fā)器的驅(qū)動方程畫出邏輯電路圖，并檢查自啟動能力原始狀態(tài)圖：直接由要現(xiàn)的邏輯功能能求得的狀態(tài)轉(zhuǎn)換圖。不僅有一樣的輸出，而且向同一個次態(tài)轉(zhuǎn)換，那么稱這些狀態(tài)是等價的。碼或狀態(tài)分配畫原始狀態(tài)轉(zhuǎn)換圖的方法是：〔1〕分析給定的邏輯功能，確定輸入變量、輸出變量與該電路應(yīng)包含的狀態(tài)，并用字母表示這些狀態(tài)〔2〕分別以上述狀態(tài)為現(xiàn)態(tài)，考察每一個可能的輸入組合作用下應(yīng)轉(zhuǎn)入哪個狀態(tài)與相應(yīng)的輸出，便可求得符合題意的狀態(tài)圖。自啟動：能自動進(jìn)入有效狀態(tài)工作的。第七章生節(jié)拍脈沖和脈沖序列等二進(jìn)制異步計數(shù)器特點：（1）n位二進(jìn)制異步計數(shù)器由n個處于計數(shù)工作狀態(tài)的觸發(fā)器組成。（2）高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在低1位觸發(fā)器產(chǎn)生進(jìn)位信號或借位信號之后才能實現(xiàn)。所以稱為串行計數(shù)器，工作速度較低二進(jìn)制同步計數(shù)器的特點：同時翻轉(zhuǎn)的，沒有各級延遲時間的積累。所以稱為并行計數(shù)器?？赡嬗嫈?shù)器：同時兼有加和減兩種計數(shù)功能的計數(shù)器一個狀態(tài)通過譯碼，產(chǎn)生一個預(yù)置數(shù)控制信號反響至預(yù)置數(shù)控制端，在下一個CP脈沖后，計數(shù)器就會把預(yù)置數(shù)輸入端的狀態(tài)置入輸出端。nn有移位功能的存放器。運算。左向移位存放器：讓右邊觸發(fā)器的輸出作為左鄰觸發(fā)器的數(shù)據(jù)輸入雙向移位存放器：既能右移又能左移的存放器高位的輸入端，即將移位存放器的首尾相連就可實現(xiàn)上述功能。第八章1.中小規(guī)模標(biāo)準(zhǔn)集成器件和可編程邏輯器件的比擬：統(tǒng)，常?？赡軐?dǎo)致系統(tǒng)功耗高、占用空間答、系統(tǒng)可靠性差。2RAM，又稱讀寫存儲器〕和只ROMRAM：RandomAccess。ROM：Read-Only。RAMRAM。RAMRAM靜態(tài)RAM缺點：存儲單元所用的管子數(shù)目多，功耗大，集成度受到限制。RAMMOS期給電容補(bǔ)充電荷，以防止存儲數(shù)據(jù)的喪失為提高集成度，目前大容量動態(tài)RAM3線、控制線組成。字：存儲器以字為單位組織部結(jié)構(gòu)，一個字含有假設(shè)干個存儲單元。字長：一個字所含的位數(shù)位：位(bit)：也稱為“比特〞。在數(shù)字電路和電腦技術(shù)中采用二進(jìn)制，代碼只有“0和“1“0〞或是“1〞在CPU存儲器的容量：字?jǐn)?shù)乘以字長RAM地址：為了區(qū)別不同的字，將存放同一個字的存儲單元編為一組，并賦予一個取時間。讀周期：表示芯片連續(xù)進(jìn)展兩次讀操作必須的時間間隔。SRAMDRAM存儲信息觸發(fā)器電容破壞性讀出非是需要刷新不要需要送行列地址同時送分兩次送運行速度快慢集成度低高發(fā)熱量大小存儲本錢高低分別由行列地址譯碼電路譯碼。擴(kuò)展存儲容量的方法：增加字長〔位數(shù)〕或字?jǐn)?shù)。RAM/的并聯(lián)起來。字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器，控制存儲器芯片的片選輸入端來實現(xiàn)。ROM也不會消失，既具有非易失性。ROM從制造工藝上看:有二極管ROM，雙極型ROM，MOSROM按存儲容存入方式不同：固定ROM、可編程ROM可編程ROM又可以細(xì)分為：可編程存儲器PROM、光可擦除可編程存儲器EPROM電可檫除可編程存儲器E2PROM和快閃存儲器。ROM又稱掩膜ROM，在制造時利用掩膜技術(shù)將數(shù)據(jù)寫入存儲器，不能更改。26.PROM：programmableread-onlymemory出廠時，存儲容全為或0主要特征是只允許數(shù)據(jù)寫入一次，如果數(shù)據(jù)輸入錯誤只能報廢。EPROM：ErasableProgrammable的紫外線照射而使資料受損。EPROME2PROM：ElectricalerasableProgrammableROMRAM29Memory，數(shù)據(jù)的擦除和寫入是分開進(jìn)展的。擦除和EPROM擦除類似，為整片擦除或分塊擦除；寫入方式與EPROMPLD：programmablelogicPLD種情況：硬線連接：硬線連接是固定連接，不可以編程改變。可編程“接通〞單元：它依靠用戶編程來實現(xiàn)“接通〞連接。可編程“斷開〞單元：編程實現(xiàn)斷開狀態(tài)。這種單元又稱為被編程擦除單元。32.PAL：programmablearraylogicPAL實現(xiàn)邏輯函GAL：genericarrayGALPAL一樣點：都采用了與-或陣列結(jié)構(gòu)；都需要通用或?qū)Ｓ镁幊唐骷M(jìn)展編程。不同點：PAL一旦編程便不可更改；不同輸出結(jié)構(gòu)的PAL對應(yīng)不同型號的PAL，不便于用戶使用GAL具有可擦除、可重新編程和可重新配置其結(jié)構(gòu)等功能；靈活性大，而且能對PAL仿真，并能全部兼容。CPLD：(ComplexProgrammableLogicDevice(MC，MacroCPLDGLB〕的結(jié)構(gòu)：它可實現(xiàn)類似GAL輸入輸出I/O輸出布線區(qū)：作用是把GLBI/O時鐘分配網(wǎng)絡(luò)：用來產(chǎn)生邏輯塊使用的時鐘。CPLDISP〕〞技術(shù)，此技術(shù)的特點：常規(guī)的PLD是對每個器件單獨編程然后再裝配，而ISP是先裝備，然后編程，稱為產(chǎn)品后還可反復(fù)編程。FPGAField－ProgrammableGate、GALCPLDFPGA“開〞與“關(guān)〞，從而實現(xiàn)不同的邏輯功能。40..FPGA的編程過程實際上是對各存儲單元寫入數(shù)據(jù)的過程，這些數(shù)據(jù)也成為編程數(shù)據(jù)，41.FPGACLB、輸入輸出模塊IOB、可編程連線資源?？删幊踢壿嬆KCLB與各種運算功能。輸入輸出模塊IOB功能：通過編程可將I/OCLBCLBCLBIOBSRAMSRAMFPGA必需設(shè)置一個PROM用以存放FPGACPLDFPGA采用FPGA設(shè)計ASICFPGAASICFPGAI/OFPGAASIC5)FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。FPGACPLD①CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成時序邏輯。②CPLDFPGA結(jié)構(gòu)決定了其延遲的不可預(yù)測性。③在編程上FPGA比CPLDCPLDGACPLD輯塊下編程。④FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。⑤CPLDFPGACPLD的編程采用E2PROMFASTFLASH儲器芯片，使用簡單。而FPGA⑥CPLD的速度比FPGA快，并且具有較大的時間可預(yù)測性。這是由于FPGA是門級編程，并且CLB之間采用分布式互聯(lián)，而CPLD是邏輯塊級編程，并且其邏輯塊之間的互聯(lián)是集總式的。主要是基于E2PROM或FLASH1萬次，優(yōu)CPLD又可分為在編程器上編程和在FPGA大局部是基于SRAM數(shù)據(jù)重新寫入SRAM系統(tǒng)級的動態(tài)配置。⑧CPLD性好，F(xiàn)PGA性差。⑨一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。第一章半導(dǎo)體二極管一.半導(dǎo)體的根底知識Si、鍺Ge)。本征半導(dǎo)體 純潔的具有單晶體結(jié)構(gòu)的半導(dǎo)體。兩種載流子 帶有正、負(fù)電荷的可移動的空穴和電子統(tǒng)稱為載流子。雜質(zhì)半導(dǎo)體 在本征半導(dǎo)體中摻入微量雜質(zhì)形成的半導(dǎo)體。表達(dá)的是半導(dǎo)體的摻雜特.性。*P*N型半導(dǎo): 在本征半導(dǎo)體中摻入微量的五價元素〔多子是電子，少子是空穴。雜質(zhì)半導(dǎo)體的特性*載流子的濃度多子濃度決定于雜質(zhì)濃度，少子濃度與溫度有關(guān)。*體電阻通常把雜質(zhì)半導(dǎo)體自身的電阻稱為體電阻。*轉(zhuǎn)型通過改變摻雜濃度，一種雜質(zhì)半導(dǎo)體可以改型為另外一種雜質(zhì)半導(dǎo)體。PNPN0.6~0.8V0.2~0.3V。PNPN二.半導(dǎo)體二極管*單向?qū)щ娦?正向?qū)?，反向截止?二極管伏安特性 同ＰＮ結(jié)。*正向?qū)▔航?硅管0.6~0.7V，鍺管0.2~0.3V。*死區(qū)電壓 硅管0.5V，鍺管0.1V。3.分析方法 將二極管斷開，分析二極管兩端電位的上:假設(shè)V >V(正偏)，二極管導(dǎo)(短);陽 陰假設(shè)V <V(反偏)，二極管截(開)。陽 陰第二章三極管與其根本放大電路一.三極管的結(jié)構(gòu)、類型與特點類型分為NPNPNP面積較?。患妳^(qū)摻雜濃度較高，與基區(qū)接觸面積較大。二.三極管的工作原理1.三極管的三種根本組態(tài)四.根本放大電路組成與其原那么VT、V、RRC、

的作用。CC b c 1 212/20.組成原那么 能放大、不失真、能傳輸。五.放大電路的圖解分析法直流通路與靜態(tài)分析概念 直流電流通的回路。畫法 電容視為開路。*作用 確定靜態(tài)工作點V=IR

確定的直線。CC CC CE*電路參數(shù)對靜態(tài)工作點的影響1〕改變R：Q點將沿直流負(fù)載線上下移動。b2〕改變R：Q點在I所在的那條輸出特性曲線上移動。c BQ3〕改變V點發(fā)生移動。CC交流通路與動態(tài)分析*概念交流電流流通的回路*畫法電容視為短路,理想直流電壓源視為短路。*作用分析信號被放大的過程。*交流負(fù)載線連接Q點和V’點V

’=U+IR’的CC直線。靜態(tài)工作點與非線性失真

CC CEQ

CQ L〔1〕截止失真*Q點設(shè)置過低*失真現(xiàn)象NPN管削頂，PNP管削底。*消除方法減小Rb，提高Q?！?〕飽和失真*Q點設(shè)置過高*失真現(xiàn)象NPN管削底，PNP管削頂。*消除方法增大R、減小、增大V。b CC六.放大電路的等效電路法靜態(tài)分析〔1〕靜態(tài)工作點的近似估算13/20.〔2Q點在放大區(qū)的條件Q點不進(jìn)入飽和區(qū)，應(yīng)滿足R。B放大電路的動態(tài)分析2.放大倍數(shù)輸入電阻輸出電阻放大電路的等效電路法1．靜態(tài)分析動態(tài)分析*電壓放大倍數(shù)兩端并一電解電容輸入電阻14/20.在Re兩端并一電解電容Ce后輸出電阻八.共集電極根本放大電路1．靜態(tài)分析動態(tài)分析電壓放大倍數(shù)輸入電阻輸出電阻電路特點1，稱為射極跟隨器，簡稱射隨器。輸入電阻高，輸出電阻低。第四章多級放大電路一.級間耦合方式阻容耦合 各級靜態(tài)工作點彼此獨立；能有效地傳輸交流信號；體積小，本錢低。但不便于集成，低頻特性差。變壓器耦合 各級靜態(tài)工作點彼此獨立，可以實現(xiàn)阻抗變換。體積大，本錢高，無法采用集成工藝；不利于傳輸?shù)皖l和高頻信號。直接耦合 低頻特性好，便于集成。各級靜態(tài)工作點不獨立，互相有影響。存在“零點漂移〞現(xiàn)象。*零點漂移當(dāng)溫度變化或電源電壓改變時，靜態(tài)工作點也隨之變化，致使uo偏離初始值“零點〞而作隨機(jī)變動。第五章功率放大電路一.功率放大電路的三種工作狀態(tài)1.甲類工作狀態(tài)導(dǎo)通角為36oICQ

大，管耗大，效率低。15/20.乙類工作狀態(tài)I≈0，導(dǎo)通角為180o，效率高，失真大。CQ甲乙類工作狀態(tài)導(dǎo)通角為180o~360o，效率較高，失真較大。三.甲乙類互補(bǔ)對稱功率放大電路問題的提出在兩管交替時出現(xiàn)波形失真——交越失真(本質(zhì)上是截止失真)。解決方法甲乙類雙電源互補(bǔ)對稱功率放大器OCL 利用二極管、三極管和電阻上的壓降產(chǎn)生偏置電壓。動態(tài)指標(biāo)按乙類狀態(tài)估算。甲乙類單電源互補(bǔ)對稱功率放大器OTL 電容

上靜態(tài)電壓為V

/2，并且取代了OCL功放中的負(fù)電源-V。

2 CCCC動態(tài)指標(biāo)按乙類狀態(tài)估算，只是用V/2代替。CC第六章集成運算放大電路一.集成運放電路的根本組成輸入級 采用差放電路，以減小零漂。中間級 多采用共或共)放大電路，以提高放大倍數(shù)。輸出級 多采用互補(bǔ)對稱電路以提高帶負(fù)載能力。偏置電路 多采用電流源電路，為各級提供適宜的靜態(tài)電流。二．反響的形式和判斷反響的圍 本級或級間。反響的性質(zhì) 交流、直流或交直流。直流通路中存在反響那么為直流反響，交流通路中存在反響那么為交流反響，交、直流通路中都存在反響那么為交、直流反響。反響的取樣 電壓反響：反響量取樣于輸出電壓；具有穩(wěn)定輸出電壓的作用?！草敵龆搪窌r反響消失〕電流反響：反響量取樣于輸出電流。具有穩(wěn)定輸出電流的作用。〔輸出短路時反響不消失〕反響的方式 并聯(lián)反響：反響量與原輸入量在輸入電路中以電流形式相疊加。Rs越大反響效果越好。反響信號反響到輸入端〕串聯(lián)反響：反響量與原輸入量在輸入電路中以電壓的形式相疊加。Rs越小反響效果越好。反響信號反響到非輸入端〕反響極性 瞬時極性法：〔1〕假定某輸入信號在某瞬時的極性為正〔用+表示〕，并設(shè)信號的頻率在中頻段?！?高用+表示，降低用－表示〔3〕確定反響信號的極性。16/20.〔4〕根據(jù)X與X的極性，確定凈輸入信號的大小。X減小為負(fù)反i f id饋；X增大為正反響。id三.反響形式的描述方法某反響元件引入級間〔本級〕直流負(fù)反響和交流電壓〔電流〕串聯(lián)〔并聯(lián)〕負(fù)反響。四.負(fù)反響對放大電路性能的影響2.擴(kuò)展頻帶減小非線性失真與抑制干擾和噪聲改變放大電路的輸入、輸出電阻1+AF1+AF1+AF*電流負(fù)反響使輸出電阻增加1+AF倍五.自激振蕩產(chǎn)生的原因和條件產(chǎn)生自激振蕩的原因附加相移將負(fù)反響轉(zhuǎn)化為正反響。產(chǎn)生自激振蕩的條件假設(shè)表示為幅值和相位的條件那么為： 正弦波振蕩器的組成放大電路 建立和維持振蕩。正反響網(wǎng)絡(luò) 與放大電路共同滿足振蕩條件。選頻網(wǎng)絡(luò) 以選擇某一頻率進(jìn)展振蕩。穩(wěn)幅環(huán)節(jié) 使波形幅值穩(wěn)定，且波形的形狀良好。*正弦波振蕩器的分類RC振蕩器 振蕩頻率較,1M以;LC振蕩器 振蕩頻率較,1M以;石英晶體振蕩器 振蕩頻率高且穩(wěn)定。1、PN結(jié)正偏時〔導(dǎo)通〕，反偏時〔截止〕，所以PN結(jié)具有〔單向〕導(dǎo)電性。2、漂移電流是〔反向〕電流，它由〔少數(shù)〕載流子形成，其大小與〔溫度〕有關(guān)，而與外加電壓〔無關(guān)〕。17/20..PAGEPAGE19/203結(jié)電阻為〔無窮大〕，等效成斷開；4、三極管是〔電流〕控制元件，場效應(yīng)管是〔電壓〕控制元件。5、三極管具有放大作用外部電壓條件是發(fā)射結(jié)〔正偏〕，集電結(jié)〔反偏〕。6、當(dāng)溫度升高時，晶體三極管集電極電流Ic〔增加〕，發(fā)射結(jié)壓降〔減小〕。7、三極管放大電路共有三種組態(tài)分別是〔共發(fā)射極〕、〔共基極〕、〔共集點極〕放大電路。8、為了穩(wěn)定三極管放大電路的靜態(tài)工作點，采用〔直流〕負(fù)反響，為了穩(wěn)定交流輸出電流采用〔電流〕負(fù)反響。9、負(fù)反響放大電路和放大倍數(shù)AF=〔A/1+AF 〕，對于深度負(fù)反響放大電路的放倍數(shù)AF=1/F〕。10帶有負(fù)反響放大電路的頻帶寬度〔1+AF 其中〔fH–fL ，〔1+AF 〕稱為反響深度。11、差分放大電路輸入端加上大小相等、極性一樣的兩個信號，稱為〔共模〕信號，而加上大小相等、極性相反的兩個信號，稱為〔差?！承盘?。12、空穴為〔 多數(shù) 〕載流子。自由電子為〔少數(shù) 〕載流子的雜質(zhì)半導(dǎo)體稱為P型半導(dǎo)體。13PN結(jié)的P型側(cè)接高電位型側(cè)接低電位稱為〔正偏 〕反之稱為〔反偏 〕14穩(wěn)定二極管穩(wěn)壓時是處〔反向 偏置狀態(tài)而二極管導(dǎo)通時是處〔正向 偏置狀態(tài)15、當(dāng)溫度升高時三極管的反向飽和電流I〔增加 〕所以Ic也〔增加 )。16、為了穩(wěn)定三極管放大電路靜態(tài)工作點，采用〔直流 〕負(fù)反響。為穩(wěn)定交流輸出壓，采用〔電壓 〕負(fù)反響，為了提高輸入電阻采用〔 串聯(lián) 〕負(fù)反。17、負(fù)反響使放大電路增益下降，但它可以〔擴(kuò)展 〕通頻帶〔減少 〕失真。18、反響導(dǎo)數(shù)F=〔Xf/Xo 。反響深度是〔1+AF 。19、差分放大電路能夠抑制〔共模 〕信號，放大〔 差模 〕信號。20、擴(kuò)展運動形成的電流是〔正向 〕電流，漂移運動形成的電流是〔反向 。21、場效應(yīng)管的漏極電流ID=(gu 所以它是〔電