數(shù)電基礎總復習課程課件

數(shù)字電子學基礎總復習1一、 教學目標

《數(shù)字電子學基礎》是電子類及其他相關各專業(yè)的一門必修的技術基礎課，通過本課程的學習使學生掌握邏輯代數(shù)基礎和數(shù)字集成電路的基本原理與特性，掌握組合邏輯電路和時序邏輯電路分析與設計的一整套理論和方法，熟悉編碼器、譯碼器、運算器、比較器、計數(shù)器、存儲器等常用數(shù)字邏輯部件的功能與特點，培養(yǎng)其綜合運用能力，為《計算機組成原理》、《計算機體系結構》、《計算機接口技術》、《計算機網(wǎng)絡與通信》、《數(shù)字集成電路設計》等后續(xù)相關課程的學習奠定理論基礎，為未來的工程設計與應用打下良好的實踐基礎。2二、教學內容第一章 布爾代數(shù)與邏輯函數(shù)第二章 邏輯門電路第三章 組合邏輯電路第四章 集成觸發(fā)器第五章 同步時序邏輯電路第六章 異步時序邏輯電路第七章 半導體存儲器第八章 可編程邏輯器件（PLD）第九章 EDA3總復習4

2.8邏輯變換

2.2邏輯代數(shù)的基本公理及基本定理

2.4邏輯函數(shù)的表示及邏輯演算

2.6邏輯函數(shù)的卡諾圖化簡法

2.7邏輯函數(shù)的Q-M表化簡法

2.5邏輯函數(shù)的公式化簡法主要內容2.1邏輯代數(shù)的基本運算2.3邏輯代數(shù)的基本規(guī)則及基本公式第一章 布爾代數(shù)與邏輯函數(shù)5邏輯代數(shù)的基本定理(律)對偶A*0=0A*1=AA*A=AA*(A+B)=AA*B=B*AA*(B*C)=(A*B)*CA+BC=(A+B)(A+C)A*A=0A=AAB=A+B8.結合律

A+(B+C)=(A+B)+C1.01律

A+1=12.同一律

A+0=A3.重疊律

A+A=A6.吸收律

A+AB=A7.交換律

A+B=B+A9.分配律

A(B+C)=AB+AC4.互補律

A+A=1

5.否定律A=A10.反演律

A+B=A*B

（摩根律）—（擴展）6邏輯代數(shù)的常用公式1.A+AB=A+B(消元)2.A+AB=A(消項)4.AB+AC+BC=AB+AC（冗余定理）3.AB+AB=A(并項)7邏輯函數(shù)的公式化簡法并項法消項法消元法配項法AB+AC+BC

=AB+ACA+AB=A+BA+AB=AA+A=AAB+AB=BA=A+AA=A+ABAB+AC=AB+AC+BC

8邏輯函數(shù)的卡諾圖化簡法9最小項最小項為1時，輸入變量的值十進制數(shù)iABC00000011010201131004101511061117

最小項10最大項最大項為0時輸入變量的值十進制數(shù)iABC00000011010201131004101511061117最大項110000000100110010011001110101010011001101111111101010101110011000格雷碼0000010110101101111011000000132675400189111014151312011242527263031292801016171918222321201104849515054555352111565759586263616010140414342464745441003233353438393736ABCDEF六變量卡卡諾圖12卡諾圖法法化簡步步驟建立該邏邏輯函數(shù)數(shù)的卡諾諾圖按最大范范圍合并并最?。ǎù螅╉楉棥_定定素項尋找實質質素項（（剔除非非實質素素項）確定最小小實質素素項集——與（或））項數(shù)目目最少每個與（（或）項項所包含含的變量量最少這些與（（或）項項應包含含邏輯函函數(shù)的所所有最小小（大）項項，構成成該邏輯輯函數(shù)的的最小閉閉覆蓋。。寫出該邏邏輯函數(shù)數(shù)的最簡簡表達式式（最小實質素項項集）13例:CD

AB0001111000101001111111101110010014例:F=Σm(0,4,5,7,9,12,13,14)=Π(1,2,3,6,8,10,11,15)其中a為非實質質素項（冗余項項）110111111110110010110100ABCDbdcea=Σ(b,c,d,e)=Σ(a,b,c,d,e)15邏輯變換換與或式：：或與式：：與非—與與非式：：或非—或或非式：：與或非式式：161)最簡與或或2)與非—與非3)或與4)或非—或非5)與或非17第二章邏邏輯門門電路二極管、、三極管管、MOS管的開關關等效及及開關特特性；TTL邏輯門的的電路組組成、工工作原理理、電氣氣特性（（傳傳輸特性性、輸入入特性、、輸出特特性）及及邏輯擴擴展；CMOS門的組成成原理及及邏輯擴擴展。18VON=0.7V截止狀態(tài)態(tài)導通狀態(tài)二極管的的開關等等效NMOS管的轉移移特性19三極管的的開關等等效OFFONEBC三點斷開開EBC三點接通通Vcc/RCIceβIbeIce0Ice0.3vVce0.3—VccVceVccVce0.7vVbe0.6vVbe0vVbe飽和區(qū)放大區(qū)截止區(qū)CBEEBC20輸入級分相級輸出級TTL基本門––74系列212.輸輸入負載載特性1.傳傳輸特性性vth22帶緩沖極極的CMOS與非門帶緩沖極極的CMOS或非門23第三章組組合邏邏輯電路路組合邏輯輯電路的的一般分分析方法法和設計計步驟；；常用邏輯輯部件如如編碼器器、譯碼碼器、運運算器、、比較器器、多路路數(shù)據(jù)選選擇器、、代碼轉轉換器、、奇偶發(fā)發(fā)生器/奇偶校校驗器及及典型MSI的功能、、特點及及應用；；采用典型型MSI進行組合合邏輯設設計的原原理與方方法；組合網(wǎng)絡絡中的競競爭冒險險問題及及其消除除。24邏輯抽象實際問題真值表邏輯圖化簡變換最簡表達式適當形式的表達式用SSI實現(xiàn)用MSI實現(xiàn)

邏輯化簡功能判斷

邏輯變換公式化簡邏輯表達式卡諾圖化簡真值表設計步驟驟分析方法法25全加器

一

位

全

加

器

真

值

表

輸入

輸出

Ai

Bi

CI

CO

S

0

0

0

0

0

0

0

1

0

1

0

1

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

1

1

0

1

1

0

1

0

1

1

1

1

1

26利用卡諾諾圖化簡簡為：

SCO27

SCO利用卡諾諾圖化簡簡為：28多位加法法器串行進位加法器CoSCoSCoSABCoSCiCOS3S2S1S0A0B0A1B1A2B2A3B3ABCi

ABCiABCi串行進位位加法器器的最大大缺點是是速度慢慢，29多位加法法器串行進位加法器CoSCoSCoSABCoSCiCOS3S2S1S0A0B0A1B1A2B2A3B3ABCi

ABCiABCi串行進位位加法器器的最大大缺點是是運算速速度慢，，每次運運算需要要四個全全加器的的傳輸時時間;提高運算算速度的的方法是是先行進進位。30四位全加器CIA0A1A2A3B0B1B2B3COS0S1S2S374LS28331有使能的的3/8線譯碼碼器74LS138功能表74LS138A0A1A2S13274153多路數(shù)據(jù)據(jù)選擇器器33第四章集集成觸觸發(fā)器觸發(fā)器的的時序分分析方法法；RS、D、T、、JK觸發(fā)器的的功能及及特點;狀態(tài)表、、狀態(tài)圖圖、狀態(tài)態(tài)方程、、時序圖圖和激厲厲表的的運運用及相相互轉換換；主從工作作方式及及維持阻阻塞線路路克服空空翻的原原理。34&&QG1G2與非門構構成的基基本RS觸發(fā)器當=1，=0時，Q=0，=1當=0，=1時，Q=1，=0當=0，=0時，Q=1，=1信號消失后狀態(tài)不確定，基本RS觸發(fā)器的電路結構構與工作原理記憶置位復位基本RS觸發(fā)器特性表原態(tài)次態(tài)禁用（禁用?。┲梦粡臀划?1，=1時，Q=Q，=穩(wěn)態(tài)35觸發(fā)器的邏輯功能能及描述方法S=1,R=001S=0,R=1S=,R=0S=0,R=同步RS觸發(fā)器的特性方程1.同步RS觸發(fā)器2.D觸發(fā)器D觸發(fā)器的特性方程01D=0D=0D=1D=1363.JK觸發(fā)器JK觸發(fā)器的特性方程程JK觸發(fā)器的狀態(tài)轉換圖01J=,K=0J=0,K=J=1,K=J=,K=1KJ

Qn0

00

01

11

10

0

0

1

1

0

1

1

1

0

0

4.T觸發(fā)器T觸發(fā)器的特性方程01T=0T=0T=1T=137觸發(fā)器的特性表RSQn+100Qn01110011╳DQn+10011╳00010101Qn11Qn+1SDRDQn1Qn0Qn+1TQn11001110Qn00Qn+1JK38第五章 同步時序序邏輯電路同步時序邏輯電路路的模型；同步時序邏輯電路路分析的一般方法法；常見時序邏輯電路路如：各種進制計計數(shù)器、移位型計計數(shù)器、序列產生生器、序列濾波器器等的功能、特點點與應用；同步時序邏輯電路路設計的一般步驟驟；邏輯描述、狀態(tài)定定義、狀態(tài)化簡、、狀態(tài)分配、激勵勵方程求求解及邏輯電電路的工程實現(xiàn)；；異步時序邏輯電路路分析與設計的方方法和特點。39列系統(tǒng)（即刻）輸輸出方程列驅動方程列系統(tǒng)狀態(tài)方程列系統(tǒng)狀態(tài)表畫系統(tǒng)狀態(tài)（時序序）流程圖判斷時序邏輯功能能（讀圖）時序邏輯分析方法：40同步時序邏輯設計步驟邏輯描述（狀態(tài)圖圖）狀態(tài)化簡狀態(tài)編碼狀態(tài)求解(通過卡諾圖求狀態(tài)態(tài)方程)驅動方程求解（選選FF、求驅動方程）畫邏輯圖41狀態(tài)化簡：先按輸入/輸出相同分類，再按到達的新狀態(tài)態(tài)相同分類，逐次尋找等價類的的過程叫狀態(tài)化簡簡。等價狀態(tài)：在相同的輸入下具具有相同的輸出、、并且到達的新新狀態(tài)也相同的狀狀態(tài)集合。42狀態(tài)化簡：00CP·XZABCD00000010101111原始狀態(tài)圖110000000110簡化狀態(tài)圖43狀態(tài)化簡：D/1A/0DD/1A/0CC/0A/0BB/0A/0A10原始狀態(tài)表C’/1A/0C’C’/0A/0BB/0A/0A10簡化狀態(tài)表*Q—現(xiàn)態(tài)；Q’—次態(tài)44狀態(tài)編碼：××/×××/×1110/100/01010/000/00101/000/00010/Z110000000110簡化狀態(tài)圖45狀態(tài)求解10

1000

101010××

11××

11××1100

0100

01100100

0010

000000101010XQ1XQ2X1XQ1X0461.若選用JK:2.若選用D:3.若選用T:4774161功能表C

PE

PE

T工作狀態(tài)0置零10預置數(shù)1101保持110保

持（C=0）1111計數(shù)

D0D1D2D3

Q0Q1Q2Q3EPETCP74161

計數(shù)輸入進位輸出4874160功能表

D0D1D2D3

Q0Q1Q2Q3EPETCP74160計數(shù)輸入進位輸出C

PE

PE

T工作狀態(tài)0置零10預置數(shù)1101保持110保

持（C=0）1111計數(shù)49第六章異步時序邏輯電路路異步時序邏輯電路路分析與設計的特特點50第七章 半導體存存儲器RAM、ROM的結構、原理及使使用方法;PROM、EPROM、E2PROM、FLASH原理與應用。51ROM—ReadOnlyMemory(掩膜ROM)PROM---ProgrammableROM(可編程ROM)EPROM---ErasablePROM(可擦除可編程ROM)E2PROM—ElectricllyErasablePROM(電可擦除可編程ROM)靜態(tài)RAM（SRAM—StaticRandomAccessMemory）動態(tài)RAM（DRAM--DynamicRandomAccessMemory）FlashMemory只讀存儲器：隨機存取存儲器RAM52RAM的結構和工作原理理隨機存取存儲器RAM53只讀存儲器ROM—ReadOnlyMemory固定只讀存存儲器ROMROM電路包含：：地址譯碼器器、存儲矩矩陣、輸出出緩沖器器54可編程只讀讀存儲器（（PROM）常用符號與門輸出恒等于零的與門或門互補輸出的緩沖器三態(tài)輸出的緩沖器55PROM陣列圖A1A0WiD3D2D1D000

0000001

1000110

2010011

31001A1A0D3D2D1D0與固定或編程56第八章可可編程邏輯輯器件（PLD）PLA、PAL、GAL的結構、原原理與應用用。57第八章可可編程邏輯輯器件8.1概述8.2PLD(ProgrammableLogicDevice)可編程邏輯輯器件8.3PLA（ProgrammableLogicArray)可編程邏輯輯陣列8.4PAL(ProgrammableArrayLogic)可編程陣列列邏輯8.5GAL（GeneralArrayLogic)通用陣列邏邏輯8.6EPLD(ErasableProgrammableLogicDevice)可擦可編邏邏輯器件8.7FPGA(FieldProgrammableGateArray)現(xiàn)場可編程程門陣列58PROM陣列圖A1A0WiD3D2D1D000

0000001

1000110

2010011

31001A1A0D3D2D1D0與固定或編程59