京卓電子嵌入式學(xué)習(xí)2培訓(xùn)交大arm amba v

AMBA版本2.0

(AHB/ASB和APB)AMBA系統(tǒng)的例子HighPerformanceARMprocessorHigh-bandwidthon-chipRAMHighBandwidthExternalMemoryInterfaceDMABusMasterAPBBridgeTimerKeypadUARTPIOAHBAPBHighPerformancePipelinedBurstSupportMultipleBusMastersLowPowerNon-pipelinedSimpleInterface內(nèi)容AHB 主控，仲裁，譯碼，從控 ASB 基本周期，譯碼周期 APB 主控，從控

測試 結(jié)構(gòu)，進(jìn)入，地址，讀，寫，退出

將來

多層AHB,AHB簡化版HWDATAAHB互連ArbiterDecoderMaster#1Master#3Master#2Slave#1Slave#4Slave#3Slave#2Address/ControlWriteDataReadDataHADDRHWDATAHRDATAHADDRHRDATAAHB基本信號HCLK

所有AHB動作的參考HADDR 32位地址總線HWRITE

讀/寫周期HREADY

傳輸完成響應(yīng)HWDATA

寫數(shù)據(jù)總線HRDATA

讀數(shù)據(jù)總線AHB基本信號時序AddressPhaseDataPhaseAAAAHCLKHADDRHWRITEHWDATAHRDATAAHB基本信號時序AAAAAAAddressPhaseDataPhaseHCLKHADDRHWRITEHRDATAHWDATAHREADYAHB總線主控HADDR[31:0]HWRITEHREADYHWDATAHRDATAHBURST[2:0]HTRANS[1:0]HSIZE[2:0]HPROT[3:0]HRESP[1:0]HBUSREQxHGRANTxHLOCKxHBURST[2:0]TransferResponsesArbiter}ControlHCLKHRESETnBusMaster}}AHB仲裁HGRANTaHCLKHRESETnBusArbiterHGRANTbHGRANTcHGRANTdHMASTER[3:0]HMASTLOCKHBUSREQaHLOCKaHBUSREQbHLOCKbHBUSREQcHLOCKcHBUSREQdHLOCKdHSPLIT[15:0]HREADYHADDR[31:0]HTRANS[1:0]HRESP[1:0]HBURST[2:0]SplitsupportAHB仲裁信號HBUSREQx

來自總線的請求HGRANTx

對總線主控的響應(yīng)HLOCKx

主控鎖定傳送HMASTER[3:0]

地址/控制多路復(fù)用器開關(guān)HMASTLOCK

當(dāng)前主控正在執(zhí)行鎖定的訪問HBURST[2:0]

猝發(fā)長度指示(延緩仲裁)HTRANS[1:0]

要執(zhí)行的下一個周期類型HRESP[1:0]

從控響應(yīng)HSPLIT[15:0]

從控可以完成Split處理AHB仲裁器時序HCLK#AAA+4AHBUSREQxHGRANTxHMASTERHADDRHWDATAHTRANSHTRANS Type Description00 IDLE

總線主控占用總線，但不想執(zhí)行傳送。

01 BUSY

占用總線的主控處于猝發(fā)中，不能立即繼續(xù)下一個傳送。10 NON-SEQ

猝發(fā)的第一個傳送或一個單獨的傳送

11 SEQ

接下來的猝發(fā)傳送地址與前面的傳送是等步長連續(xù)HBURST

HBURST Type Example000 SINGLE

0x48001 INCR

0x48,0x4C,0x50010 WRAP4

0x48,0x4C,0x40,0x44011 INCR4 0x40,0x44,0x48,0x4C100 WRAP8

0x48,0x4C,..,0x5C,0x40,0x44101 INCR8 0x40,0x44,0x48,…….,0x5C110 WRAP16

0x48,0x4C,……,0x7C,0x40,0x44111 INCR16 0x40,0x44,0x48,…………,0x7CAHB譯碼器

HSELx:CombinatorialaddressdecodeslaveselectlinesHADDR[31:10]HSELaHSELbHSELcHSELdBusDecoderHCLKADDRaADDRbHADDR[31:10]HSELaHSELbAHB從控HCLKHRESETnBusSlaveHRESPHWDATAHREADYoutHADDRHMASTERHBURSTHSELxHWRITEHSIZEHTRANSHMASTLOCKHRDATAHSPLITxSplit-capableslaveHREADYAHB從控時序HCLKAOKAYOKAYOKAYHADDRHSELaHREADYHRESPHREADY輸入/輸出

HREADY -input -previousaccesscompleting?HREADYout -output -waitsstatesrequired?HREADYoutSlave#1HREADYoutSlave#2HREADYoutSlave#3HREADYoutSlave#4ResponseMuxDecoderSelectsHREADYtoallmastersbacktoallslaves默認(rèn)從控Slave3(APB)DefaultSlave0x0000_00000xFFFF_FFFFcaseHADDRiswhen….=>HSELebi<=‘1’;when….=>HSELsram<=‘1’;when….=>HSELapb<=‘1’;whenothers=>HSELdefault<=‘1’;endcase;DecoderlogicSlave2(APB)Default_SlavelogiccaseHTRANSiswhenIDLE|BUSY=>HRESP<=OKAY;whenothers=>HRESP<=ERROR;endcase;Slave1(APB)0xCFFF_FFFF0xC000_00000x5000_FFFF0x5000_00000x3FFF_FFFF0x0000_0000其它的從控響應(yīng)

HRESP00 OKAY01 ERROR10 RETRY11 SPLIT需要兩個周期的響應(yīng)時間,允許主控從地址流水線時序恢復(fù)2周期響應(yīng)HRESP 事件 總線主控操作ERROR

發(fā)生退出

修正退出并重試失敗的訪問RETRY

從控不能立即執(zhí)行操作

重試訪問SPLIT

從控可以離線處理操作

重試訪問

RETRY響應(yīng)HCLKARETRYOKAYRETRYNONSEQSEQIDLENONSEQA+4AundefHTRANSHADDRHREADYHRESPSPLIT傳送AHB從控儲存來自總線主控的請求離線處理請求可以優(yōu)化

SPLIT

請求傳送是SPLIT時的信號仲裁AHB仲裁器除去SPLIT總線主控的優(yōu)先級當(dāng)SPLIT訪問可以完成的時候恢復(fù)優(yōu)先級HSPLIT[15:0]:SPLIT總線主控的映射當(dāng)訪問可以完成的時候，從控通知仲裁器空轉(zhuǎn)/默認(rèn)

主控空轉(zhuǎn)主控當(dāng)所有的總線主控都處于SPLIT狀態(tài)時，成為主控。只產(chǎn)生IDLE總線周期當(dāng)鎖定的主控得到SPLIT響應(yīng)時，成為主控典型地，#0主控作為地址/控制多路復(fù)用器的一部分實現(xiàn)。默認(rèn)主控當(dāng)沒有主控要求總線的時候成為主控。一般地，主控最適合要求總線當(dāng)沒有總線申請的時候產(chǎn)生IDLE周期避免最少兩個周期的仲裁時間立即訪問總線鎖定的傳送HCLK1stLockedaddr2ndLockedaddrIDLEaddressABMasterAMasterBHGRANTbHBUSREQbHADDRHLOCKaHMASTLOCKHMASTER猝發(fā)提前結(jié)束兩個可選的情況：-仲裁器得到嚴(yán)格的優(yōu)先級請求-主控收到OKAY回應(yīng)仲裁器 -在猝發(fā)中，可以忽略HBURST信息，同意較高優(yōu)先級的主控占用總線主控 -必須在猝發(fā)的每一個周期檢查HGRANT

-當(dāng)重新同意占用總線來完成剩余的猝發(fā)周期時，必須改變HBURST (最簡單的是使用INCR類型)主控

-可以選擇立即處理ERROR，還是在猝發(fā)結(jié)束的時候處理。 -當(dāng)有SPLIT或RETRY時，必須重試訪問。 -當(dāng)重新獲得總線的時候，必須改變HBURST來完成余下的猝發(fā)操作。(最簡單的是使用INCR類型)仲裁器

-必須監(jiān)視HTRANS來檢測猝發(fā)結(jié)束(NSEQ或IDLE)猝發(fā)從控

-必須監(jiān)視HTRANS來檢測猝發(fā)的結(jié)束。內(nèi)容

AHB 主控，仲裁器，譯碼器，從控ASB 基本周期，譯碼周期 APB 主控，從控

測試

結(jié)構(gòu)，進(jìn)入，地址，讀，寫，退出

將來

多層AHB，AHB簡化版ASB信號一覽BCLK BTRAN[1:0] BA[31:0] BD[31:0]

BWRITEBSIZE[1:0] BPROT[1:0] BLOK

BnRESBWAITBERRORBLASTDSELxAREQxAGNTx基本的總線周期BTRAN[1:0]BCLKTransferTypeDataSlaveAddressBA[31:0]DSELxBD[31:0]擴(kuò)展的傳送BCLKTransferTypeDataSlaveAddressBTRAN[1:0]BA[31:0]DSELxBWAITBD[31:0]譯碼周期BCLKN_SEQDataSlaveAddressBTRAN[1:0]BA[31:0]DSELxBWAITBD[31:0]總線轉(zhuǎn)變ASB共享一條三態(tài)總線，所以，在改變總線驅(qū)動需要時間。在改變期間，總線保持者要防止在總線信號上出現(xiàn)無效數(shù)據(jù)。提供完整的轉(zhuǎn)變相位。從控處理響應(yīng)信號(BWAIT,BLAST和BERROR)只在BCLK為低的相位驅(qū)動，以便總線在BCLK為高的相位的階段轉(zhuǎn)變。在非連續(xù)傳送的BCLK低相位階段，數(shù)據(jù)是不驅(qū)動的。AHB與ASB比較AHB在以下方面超過ASB單時鐘沿操作。非三態(tài)實現(xiàn)單周期總線主控移交猝發(fā)傳送Split處理比較寬的數(shù)據(jù)總線配置內(nèi)容

AHB 主控，仲裁器，譯碼器，從控 ASB 基本周期，譯碼周期APB 主控，從控

測試

結(jié)構(gòu)，進(jìn)入，地址，讀，寫，推出

將來

多層AHB，AHB簡化版APB信號列表PCLK -設(shè)備時鐘PADDR[..] -設(shè)備地址總線PWRITE -設(shè)備讀/寫信號PSELx -單獨的從選擇信號PWDATA[..] -設(shè)備寫數(shù)據(jù)總線PRDATA[..] -設(shè)備讀數(shù)據(jù)總線PENABLE -設(shè)備數(shù)據(jù)使能

地址譯碼階段Slave3(APB)Slave1(EBI)Slave2(SRAM)0xCFFF_FFFF0xC000_00000x5000_FFFF0x5000_00000x3FFF_FFFF0x0000_0000Peripheral3(UART)Peripheral1(IntCont)Peripheral2(Timers)0xC3FF_FFFF0xC300_00000xC2FF_FFFF0xC100_00000xC000_FFFF0xC000_0000APBmemorymapTimer2Timer10xC2FF_FFFF0xC200_00000xC1FF_FFFF0xC100_0000AHBDecoderHSELapbPSELtimAPBBridgeTimersAHBmemorymapTimersmemorymapAPB互連AHB2APBBridgeAPBMasterPADDRHCLKPSEL#1PWRITEPSEL#2PSEL#3PCLKHADDRHWRITEPeripheral#1Peripheral#3Peripheral#2PENABLEPWDATAPRDATAHRDATAHSELHWDATAAHBAPBAPB寫周期PCLKPADDRPWRITEPSELPENABLEPWDATAAddr1Data1APB讀周期

PCLKPADDRPWRITEPSELPENABLEPRDATAAddrDataSlowAPBPeripheralDesigns慢速APB設(shè)備設(shè)計APB訪問必須花費兩個PCLK周期在APB上沒有WAIT信號什么樣的設(shè)備需要長的訪問時間?UART?

僅須在中斷發(fā)生的時候，或在輪詢UART狀態(tài)寄存器之后。慢速的存儲器?全功能的存儲器接口要求在APB上不支持的傳送大小信息。標(biāo)準(zhǔn)的解決方案是將慢速設(shè)備當(dāng)作一個AHB部件來實現(xiàn)(或者通過一個AHB/AHB橋放在一個單獨的AHB上)APB到AHBHCLK/PCLKDataDataAddrAddrHADDRHWRITEHRDATAHREADYPADDRPWRITEPSELPRDATA內(nèi)容

AHB 主控，仲裁器，譯碼器，從控 ASB 基本周期，譯碼周期 APB 主控，從控測試 結(jié)構(gòu)，進(jìn)入，地址，讀，寫，退出

將來

多層AHB，AHB簡化版ApplicationPeripheralBusInterfaceTestStimulusTestResultsDedicatedPeripheralInputsDedicatedPeripheralOutputsAHB/ASB/APBAMBA測試配線AMBA測試接口TestInterfaceController(TIC)ExternalBusInterface(EBI)TCLKControlASICTREQATREQBTACKTBUS[31:0]HADDRHWDATAHRDATA測試開始序列TCLKAddressTREQATREQBTACKTBUSHBUSREQticHGRANTticTREQA/TREQB在正常工作期間 TREQA TREQB TACK 描述

0 0 0 正常工作 1 0 0 進(jìn)入測試模式請求 - - 1 測試模式已進(jìn)入在測試模式期間 TREQA TREQB TACK 描述 - - 0 當(dāng)前訪問沒有完成 1 1 1 地址，控制或轉(zhuǎn)變向量 1 0 1 寫向量 0 1 1 讀向量 0 0 1 退出測試模式地址向量HCLKTREQATREQBTACKTBUSHTRANSHADDRHWRITEControlHWDATAAddressWrite2ControlWrite1IDLESeqIDLENon-SeqAddressAddress+4Write112345控制向量位位置

默認(rèn)

描述0 0 控制向量有效1 0 保留2 0 HSIZE(0)3 1 HSIZE(1)4 0 HLOCK5 1 HPROT(0)6 1 HPROT(1)7 0 地址增加使能8 0 保留9 0 HPROT(2)10 0 HPROT(3)11 0 HSIZE(2)寫向量HCLKTREQATREQBTACKTBUSHTRANSHADDRHWRITEHREADYHWDATAWrite#1Non-SeqAddressAddressWrite#2IDLESeqAddress+4Write#1Write#212345讀向量HCLKTREQATREQBTBUSHTRANSHADDRHWRITEHRDATARead#1IDLENon-SeqAddressAddressRead#1Read#2SeqAddress+4Read#2IDLE12345測試結(jié)束HCLKTREQATREQBTACKTBUSHTRANSHBUSREQHGRANTIDLEAddress