第五章 微機(jī)存儲(chǔ)器

第五章微機(jī)存儲(chǔ)器第一頁(yè)，共二十六頁(yè)，2022年，8月28日230三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念存儲(chǔ)器:具有記憶功能的部件，具有接收、保存和取出信息（程序、數(shù)據(jù)、文件）的功能，是計(jì)算機(jī)的重要組成部分，是CUP最重要的系統(tǒng)資源之一。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU第二頁(yè)，共二十六頁(yè)，2022年，8月28日330三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念計(jì)算機(jī)工作時(shí)存儲(chǔ)器工作情況（1）打開(kāi)計(jì)算機(jī)電源開(kāi)關(guān)––主板、內(nèi)部風(fēng)扇供電。（2）控制芯片––RESET復(fù)位––FFFF0H處存放的跳轉(zhuǎn)指令。（3）啟動(dòng)引導(dǎo)程序––BIOS中的指令––開(kāi)機(jī)自檢。（4）控制權(quán)轉(zhuǎn)移，加載WindowsXP的NTLDR文件。（5）加載操作系統(tǒng)––操作系統(tǒng)文件從磁盤(pán)讀到RAM中。（6）檢查配置文件，定制操作系統(tǒng)的運(yùn)行環(huán)境––讀取配置文件，根據(jù)用戶的設(shè)置對(duì)操作系統(tǒng)進(jìn)行定制。（7）準(zhǔn)備讀取命令和數(shù)據(jù)。（8）程序運(yùn)行時(shí)中間結(jié)果放在RAM中，程序運(yùn)行結(jié)束時(shí)將結(jié)果存入外存。第三頁(yè)，共二十六頁(yè)，2022年，8月28日430三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.1存儲(chǔ)器的分類1.按照用途和存取速度

內(nèi)存：通過(guò)系統(tǒng)總線直接與CPU連接。存取速度快,容量有限，受地址總線位數(shù)的限制。8086/8088內(nèi)存1MB。外存：通過(guò)接口電路與系統(tǒng)相連，存儲(chǔ)容量大，速度較慢。2.按照存取的介質(zhì)半導(dǎo)體存儲(chǔ)器磁存儲(chǔ)器光存儲(chǔ)器第四頁(yè)，共二十六頁(yè)，2022年，8月28日530三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.2半導(dǎo)體存儲(chǔ)器1.分類隨機(jī)讀寫(xiě)存儲(chǔ)器（RAM）雙極型MOS型只讀存儲(chǔ)器（ROM）靜態(tài)RAM(SRAM)動(dòng)態(tài)RAM(DRAM)掩膜ROM可編程PROM可擦可編程ROM光可擦除EPROM電可擦除EEPROM新型MFLASHROMNVRAM(Non-VolatileRAM)NORFLASH(類似SDRAM)NANDFLASH包括TTL型、ECL型存儲(chǔ)器。它的特點(diǎn)是存取速度高，但集成度低，功耗大，成本高，目前主要用于速度要求高的微型機(jī)算機(jī)中。

價(jià)格便宜，功耗低，集成度高第五頁(yè)，共二十六頁(yè)，2022年，8月28日630三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.2半導(dǎo)體存儲(chǔ)器2.性能參數(shù)與選擇原則

（1）信息保存的易失性和讀寫(xiě)。（2）容量需求，選集成度高，容量大。（3）存取速度，與CPU匹配。（4）可靠性，MTBF。（5）性價(jià)比。第六頁(yè)，共二十六頁(yè)，2022年，8月28日730三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.2半導(dǎo)體存儲(chǔ)器3.存儲(chǔ)容量:可以存儲(chǔ)的二進(jìn)制信息總量。（1）二進(jìn)制位（bit）表示方法。存儲(chǔ)單元總數(shù)與存儲(chǔ)bit的乘積表示。如2K×4，表示該芯片有2K個(gè)單元（1K＝1024），每個(gè)存儲(chǔ)單元的長(zhǎng)度為4個(gè)bit。（2）字節(jié)表示方法。以存儲(chǔ)器中的單元總數(shù)表示（一個(gè)存儲(chǔ)單元由8個(gè)二進(jìn)制位組成，稱為一個(gè)字節(jié)，用B(Byte)表示）。如4KB，表示該芯片有4K個(gè)單元。

地址位3481011121620存儲(chǔ)單元數(shù)8162561K2K4K64K1M存儲(chǔ)容量8B16B256B1KB2KB4KB64KB1MB存儲(chǔ)器芯片的存儲(chǔ)單元數(shù)取決于地址線的位數(shù)。第七頁(yè)，共二十六頁(yè)，2022年，8月28日830三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.3半導(dǎo)體存儲(chǔ)器基本結(jié)構(gòu)（1）地址線An-A0，An為最高位（MSB），A0是最低有效位（LSB）（2）數(shù)據(jù)線（輸入/輸出），ROM芯片有一組可以進(jìn)行輸出的數(shù)據(jù)總線（O7－O0），RAM芯片有一組可以進(jìn)行輸入／輸出的數(shù)據(jù)總線（IO7－IO0

）（3）控制線，控制線引腳數(shù)目隨著芯片不同而不同。第八頁(yè)，共二十六頁(yè)，2022年，8月28日930三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.3半導(dǎo)體存儲(chǔ)器基本結(jié)構(gòu)1.SRAM:Intel6116（2KB）123456789242322212019121110VccA7A9D7D6D5D4WEA6A5A4A3A2A1A0CSGNDIntel6116181716151413D0D1D2D3A10OEA8A7A9D7D6D5D4WEA6A5A4A3A2A1A0CSIntel6116D0D1D2D3A10OEA8第九頁(yè)，共二十六頁(yè)，2022年，8月28日1030三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.3半導(dǎo)體存儲(chǔ)器基本結(jié)構(gòu)2.DRAM:Intel2164（64K×1）A7DOUTDINA6A5A4A3A2A1A0Intel2164WERASCAS12345678161514131211VSSNCDOUTA7A6DINWERASA0A1A2VDDA5Intel2164109A4A3CAS第十頁(yè)，共二十六頁(yè)，2022年，8月28日1130三月2023

5.1存儲(chǔ)系統(tǒng)的基本概念5.1.3半導(dǎo)體存儲(chǔ)器基本結(jié)構(gòu)3.ROMIntel2716EPROM（2KB）A7A9O7O6O5O4PD/PGMA6A5A4A3A2A1A0Intel2716O0O1O2O3A10CSA8123456789242322212019121110VccA7A9O7O6O5O4VPPA6A5A4A3A2A1A0PD/PGMGNDIntel2716181716151413O0O1O2O3A10CSA8第十一頁(yè)，共二十六頁(yè)，2022年，8月28日1230三月2023

5.2存儲(chǔ)器芯片的擴(kuò)展5.2.1譯碼方式D0~D7A0A12???WEOECS???A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D7??????第十二頁(yè)，共二十六頁(yè)，2022年，8月28日1330三月2023

5.2存儲(chǔ)器芯片的擴(kuò)展5.2.1譯碼方式

線選法:用每一根高位地址線直接作為存儲(chǔ)芯片片選信號(hào)，選通一塊芯片。（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12第十三頁(yè)，共二十六頁(yè)，2022年，8月28日1430三月2023

5.2存儲(chǔ)器芯片的擴(kuò)展5.2.1譯碼方式

不完全譯碼:高位地址中的一部分地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。（地址線A19-A0）

8KB(2)CS

8KB(1)CS

8KB(8)CS2-4譯碼器A0~A12A13~A18Y0Y1Y3…第十四頁(yè)，共二十六頁(yè)，2022年，8月28日1530三月2023

5.2存儲(chǔ)器芯片的擴(kuò)展5.2.1譯碼方式

完全譯碼:高位地址全部參與譯碼，產(chǎn)生片選信號(hào)。（地址線A19-A0）

8KB(2)CS

8KB(1)CS

8KB(8)CS2-4譯碼器A0~A12A13~A19Y0Y1Y3…第十五頁(yè)，共二十六頁(yè)，2022年，8月28日1630三月2023

5.2存儲(chǔ)器芯片的擴(kuò)展5.2.2存儲(chǔ)器芯片的擴(kuò)展

1.

數(shù)據(jù)位擴(kuò)展：位擴(kuò)展法也稱位并聯(lián)法，采用這種方法構(gòu)成存儲(chǔ)器時(shí)，各存儲(chǔ)芯片連接的地址信號(hào)是相同的。而存儲(chǔ)芯片的數(shù)據(jù)線則分別連接到數(shù)據(jù)總線的相應(yīng)位上。第十六頁(yè)，共二十六頁(yè)，2022年，8月28日1730三月2023

5.2存儲(chǔ)器芯片的擴(kuò)展5.2.2存儲(chǔ)器芯片的擴(kuò)展

2.地址位擴(kuò)展法:（長(zhǎng)度擴(kuò)展）存儲(chǔ)器的位數(shù)不變。整個(gè)存儲(chǔ)器的位數(shù)等于單個(gè)存儲(chǔ)芯片的位數(shù)。這種方法將存儲(chǔ)器的地址分成兩部分低位地址部分接到各存儲(chǔ)芯片作為芯片的片內(nèi)地址高位地址部分經(jīng)過(guò)片選譯碼器譯碼后送到各存儲(chǔ)芯片的片選輸入端；各存儲(chǔ)芯片的數(shù)據(jù)線中的對(duì)應(yīng)位連接在一起。(需要譯碼電路或譯碼芯片，典型的為74LS138)第十七頁(yè)，共二十六頁(yè)，2022年，8月28日1830三月2023

3－8譯碼器（74LS138）例：8片2K×8位的存儲(chǔ)芯片擴(kuò)展成容量為16K×8位使能輸入選擇輸入G1G2AG2BCBAY0~Y7輸出100000Y0=0其余為1100001Y1=0其余為1100010Y2=0其余為1100011Y3=0其余為1100100Y4=0其余為1100101Y5=0其余為1100110Y6=0其余為1100111Y7=0其余為1第十八頁(yè)，共二十六頁(yè)，2022年，8月28日1930三月2023

片2地址：A13A12A11A10A9A8A7…

A4A3…A0

2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0～A13WEA11～A13D0D1D7D0D1D7D0D1D7Y0Y73-8譯碼器12110000

0

…

0

0

…03000H

110111

1

…

1

1

…137FFH

A0～A10第十九頁(yè)，共二十六頁(yè)，2022年，8月28日2030三月2023

5.2存儲(chǔ)器芯片的擴(kuò)展5.2.2存儲(chǔ)器芯片的擴(kuò)展

3.字位擴(kuò)展法：數(shù)據(jù)位和存儲(chǔ)器容量同時(shí)進(jìn)行擴(kuò)展。例：2KX1擴(kuò)展成16KX8第二十頁(yè)，共二十六頁(yè)，2022年，8月28日2130三月2023

5.3存儲(chǔ)器芯片與CPU的連接存儲(chǔ)器接口分析與設(shè)計(jì)存儲(chǔ)器接口分析，是指對(duì)于給定的現(xiàn)成存儲(chǔ)器接口電路，正確指出存儲(chǔ)器的存儲(chǔ)容量以及構(gòu)成該存儲(chǔ)器的各個(gè)存儲(chǔ)芯片的地址范圍；存儲(chǔ)器接口設(shè)計(jì)，則是指根據(jù)給定的存儲(chǔ)芯片及存儲(chǔ)容量和地址范圍的要求，具體構(gòu)成(設(shè)計(jì))所要求的存儲(chǔ)器子系統(tǒng)。顯然，它是存儲(chǔ)器接口分析的相反的過(guò)程。第二十一頁(yè)，共二十六頁(yè)，2022年，8月28日2230三月2023

0#CSWRA14A12D7～D0CPUI/O1～I(xiàn)/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA11～A0OEA19A13M/IOA18A16A15A17A11～A0OECEA11～A0Y5Y61#D7～D0&例：已知一個(gè)存儲(chǔ)器子系統(tǒng)如圖所示，試指出其中RAM和EPROM的存儲(chǔ)容量以及各自的地址范圍。F9000H～F9FFFHFD000H～FDFFFH第二十二頁(yè)，共二十六頁(yè)，2022年，8月28日2330三月2023

A19A18A17A16A15A14A13A12A11A10～A0RAM1111100100～0地址范圍…1111100111～1EPROM1111110100～0地址范圍…1111110111～1所以，RAM的存儲(chǔ)容量為4KB，地址范圍為F9000H～F9FFFH。

EPROM的存儲(chǔ)容