微處理器系統(tǒng)結構與嵌入式系統(tǒng)

微處理器系統(tǒng)結構與嵌入式系統(tǒng)第1頁/共51頁2.1計算機系統(tǒng)的基本結構與組成層次模型

Hiberarchy結構Architecture、組成Organization與實現Realization2.2計算機系統(tǒng)的工作原理馮·諾依曼計算機架構模型機：系統(tǒng)結構、指令集、工作流程2.3微處理器體系結構的改革改進：指令集(RISC/CISC)、分層存儲器、高速總線/接口改變：流水線、超標量、超長指令字、多機/核、多線程2.4計算機體系結構分類2.5計算機性能評測Performance

字長、存儲容量、運算速度第2頁/共51頁（a）軟硬件層次（b）語言層次計算機系統(tǒng)的層次結構（a）圖自下而上反映了系統(tǒng)逐級生成的過程，自上而下反映了系統(tǒng)求解問題的過程；軟硬件的邏輯等價性可以表現為：硬件軟化（如RISC思想）、軟件硬化（如CISC思想）、固件化（如微程序）；（b）圖中的虛擬機：與某種特殊編程語言對應的假想硬件機器微體系結構層（微程序或硬連邏輯）操作系統(tǒng)層語言處理層（解釋、編譯）用戶程序層（語言編程）系統(tǒng)分析層（數學模型、算法）硬核級數字邏輯層（硬件）指令系統(tǒng)層（機器語言指令）應用語言虛擬機高級語言虛擬機匯編語言虛擬機操作系統(tǒng)虛擬機機器語言級微程序級寄存器級（硬件）硬件系統(tǒng)：異常處理機構、指令系統(tǒng)、CPU、存儲器、I/O及通信子系統(tǒng)系統(tǒng)軟件：操作系統(tǒng)、編譯器、數據庫管理系統(tǒng)、Web瀏覽器、設備驅動、中斷服務程序應用軟件第3頁/共51頁體系結構、組成與實現體系結構Architecture

程序員關心的計算機概念結構與功能特性

如：確定指令集中是否有乘法指令；計算機組成Organization

從硬件角度關注物理機器的組織 如：乘法指令由專用乘法器還是用加法器實現計算機實現Realization

底層的器件技術、微組裝技術、冷卻技術等 如：加法器底層的物理器件類型及微組裝技術系列機2023/4/54/50第4頁/共51頁計算機的體系結構

1946年，美國賓夕法尼亞大學莫爾學院的物理學博士Mauchley和電氣工程師Eckert領導的小組研制成功世界上第一臺數字式電子計算機ENIAC

。著名的美籍匈牙利數學家VonNeumann參加了為改進ENIAC而舉行的一系列專家會議，研究了新型計算機的體系結構。

1949年，英國劍橋大學的威爾克斯等人在EDSAC

機上實現了馮·諾依曼模式。直至今天馮·諾依曼體系結構依然是絕大多數數字計算機的基礎。2023/4/55/50第5頁/共51頁計算機的組成（1）第6頁/共51頁計算機的組成（2）總線結構2023/4/57/50第7頁/共51頁計算機的組成（3）同步數字系統(tǒng)2023/4/58/50第8頁/共51頁計算機的實現半導體技術制造技術封裝技術裝配技術電源技術冷卻技術……2023/4/59/50第9頁/共51頁體系結構角度的多層結構硬件向上提供的接口：指令系統(tǒng)異常事件端口定義2023/4/510/50第10頁/共51頁組織角度的多層結構11/322023/4/52023/4/511/50第11頁/共51頁馮·諾依曼體系結構硬件組成五大部分運算器、存儲器、控制器、輸入設備、輸出設備以存儲器為中心信息表示：二進制

計算機內部的控制信息和數據信息均采用二進制表示，并存放在同一個存儲器中。工作原理：存儲程序/指令(控制)驅動

編制好的程序(包括指令和數據)預先經由輸入設備輸入并保存在存儲器中；計算機開始工作后，在不需要人工干預的情況下由控制器自動、高速地依次從存儲器中取出指令并加以執(zhí)行。第12頁/共51頁模型機體系結構基于總線的馮·諾依曼架構模型機總線子系統(tǒng)：作為公共通道連接各子部件，用于實現各

部件之間的數據、信息等的傳輸和交換存儲器子系統(tǒng)：用來存放當前的運行程序和數據輸入輸出子系統(tǒng)：用于完成計算機與外部的信息交換CPU子系統(tǒng)：集成了運算器、控制器和寄存器的超大規(guī)模集成電路芯片(VLSI)2023/4/513/50第13頁/共51頁模型機總線結構按傳輸信息的不同，可將總線分為數據總線DB、地址總線AB和控制總線CB三類：地址總線通常是單向的，由主設備(如CPU)發(fā)出，用于選擇讀寫對象(如某個特定的存儲單元或外部設備)；數據總線用于數據交換，通常是雙向的；控制總線包括真正的控制信號線(如讀/寫信號)和一些狀態(tài)信號線(如是否已將數據送上總線)，用于實現對設備的監(jiān)視和控制。MPURAMROMI/O接口外設ABDBCB2023/4/514/50第14頁/共51頁模型機內存儲器存儲器組織由許多字節(jié)單元組成，每個單元都有一個唯一的編號（存儲單元地址），保存的信息稱為存儲單元內容。訪問(讀或寫)存儲單元：存儲單元地址經地址譯碼后產生相應的選通信號，同時在控制信號的作用下讀出存儲單元內容到數據緩沖器，或將數據緩沖器中的內容寫入選定的單元。第15頁/共51頁算術邏輯單元ALU累加器ACC累加鎖存器暫存器標志寄存器FR通用寄存器組堆棧指針SP程序計數器PC微操作控制電路指令譯碼器ID指令寄存器IR

操作碼,地址碼脈沖分配器時鐘脈沖源控制總線CB地址總線AB數據總線DB內部總線地址緩沖器數據緩沖器運算器寄存器組控制器模型機CPU子系統(tǒng)2023/4/516/50第16頁/共51頁模型機指令系統(tǒng)指令是發(fā)送到CPU的命令，指示CPU執(zhí)行一個特定的處理，如從存儲器取數據、對數據進行邏輯運算等。CPU可以處理的全部指令集合稱為指令集(InstructionSet)。指令集結構(ISA，InstructionSetArchitecture)是體系結構的主要內容之一，對CPU的基本組織會產生非常大的影響。ISA功能設計實際就是確定軟硬件的功能分配。指令通常包含操作碼和操作數兩部分。操作碼指明要完成操作的性質，如加、減、乘、除、數據傳送、移位等；操作數指明參加上述規(guī)定操作的數據或數據所存放的地址。匯編語言源程序機器語言程序（目標代碼）匯編（匯編程序）高級語言源程序編譯或解釋（編譯程序）第17頁/共51頁模型機常用匯編指令指

令

類

型操作碼示例操作數示例說明算術類加法ADDRs1,Rs2,Rd①Rs,Imm②,Rd(Rs1)+(Rs2)Rd(Rs)+ImmRd運算類指令只能對寄存器中的數據或立即數進行直接操作減法SUBRs1,Rs2,RdRs,Imm,Rd(Rs1)-(Rs2)Rd(Rs)-ImmRd邏輯類位與ANDRs1,Rs2,RdRs,Imm,Rd(Rs1)?(Rs2)Rd(Rs)?ImmRd位或ORRs1,Rs2,RdRs,Imm,Rd(Rs1)?(Rs2)Rd(Rs)?ImmRd位非NOTRs,Rd！(Rs)Rd傳送類存儲器或I/O讀LDR[MEM],Rd[MEM]

(Rd)將指定地址的存儲單元或I/O端口的值讀入寄存器Rd存儲器或I/O寫STRRs,[MEM](Rs)[MEM]將寄存器Rs的值寫入指定地址的存儲單元或I/O端口寄存器訪問MOVRs,RdImm,Rd(Rs)(Rd)跳轉類無條件跳轉JMPLableLable(PC)條件跳轉JX/JNXLableIfX為真/假，則Lable

(PC)過程調用CALLSub-LableSub-Lable(PC)調用子程序過程返回RET-返回主程序其他停機HLT-第18頁/共51頁模型機工作原理計算機的工作本質上就是執(zhí)行程序的過程。順序執(zhí)行指令執(zhí)行的基本過程可以分為取指令(fetch)、分析指令(decode)和執(zhí)行指令(execute)三個階段。非順序執(zhí)行轉移（jump）：執(zhí)行條件/無條件轉移指令，不返回過程（procedure）調用：主程序調用子程序后返回斷點中斷（interrupt）：外界突發(fā)事件處理完后返回斷點異常（exception）：

程序本身產生的某些例外處理完后重新執(zhí)行陷阱(trap)：

程序本身產生某些例外條件處理完后返回斷點2023/4/519/812023/4/519/50第19頁/共51頁程序的執(zhí)行過程取指令、分析指令、執(zhí)行指令ABDBALU累加器ACC暫存器標志寄存器FR寄存器組

操作控制器OC指令譯碼器ID指令寄存器IR

操作碼,地址碼內部總線地址緩沖器數據緩沖器程序計數器PC地址譯碼讀控制B0H5CH04H2EH地址1001H1002H1003H內容1000H內存儲器MOV5CH,R1ADDR1,2EH,R2＋1CPU外CPU內①②③④⑤⑥①②③④⑤⑥①③④⑤⑥②①②③④⑤⑥⑦⑧2023/4/520/50第20頁/共51頁對馮·諾依曼體系結構的改進改進CPU指令集

存儲器子系統(tǒng)

輸入/輸出子系統(tǒng)

改變改變串行執(zhí)行模式，發(fā)展并行技術；改變控制方式，發(fā)展數據、需求、模式等其它驅動方式；3-6章重點指令功能、指令格式、尋址方式分層結構高速總線+多種接口方式

馮·諾依曼型計算機的本質特點也造成了其瓶頸：

指令執(zhí)行的串行性

存儲器讀取的串行性第21頁/共51頁不同的指令集設計策略：

CISC與RISCCISC（ComplexInstructionSetComputer，復雜指令集計算機）不斷增強指令的功能以及設置更復雜的新指令取代原先由程序段完成的功能，從而實現軟件功能的硬化。RISC（ReducedInstructionSetComputer，精簡指令集計算機）通過減少指令種類和簡化指令功能來降低硬件設計復雜度，從而提高指令的執(zhí)行速度。2023-3-2422/86現代計算機：RISC+CISC2023/4/522/50第22頁/共51頁2023/4/523/50CISC的特點及設計思想美國加州大學Berkeley分校的研究結果表明：許多復雜指令很少被使用，“2-8原則”控制器硬件復雜（指令多，且具有不定長格式和復雜的數據類型），占用了大量芯片面積，且容易出錯；指令操作繁雜，速度慢；指令規(guī)整性不好，不利用采用流水線技術提高性能。2023-3-2423/68第23頁/共51頁2023/4/524/50RISC的特點及設計思想

RISC機的設計應當遵循以下五個原則：①指令條數少，格式簡單，易于譯碼；②提供足夠的寄存器，只允許load

和store指令訪問內存；③指令由硬件直接執(zhí)行，

在單個周期內完成；④充分利用流水線；⑤依賴優(yōu)化編譯器的作用；；

2023-3-2424/68第24頁/共51頁CISC與RISC的數據流IRIDREGALUMEM開始退出IRIDALUMEMREG微操作通道開始退出單通數據通道RISC：Load/Store結構CISC：尋址方式復雜2023-3-2425/862023/4/525/50第25頁/共51頁分層的存儲子系統(tǒng)如何以合理的價格搭建出容量和速度都滿足要求的存儲系統(tǒng)，始終是計算機體系結構設計中的關鍵問題之一。現代計算機系統(tǒng)通常把不同的存儲設備按一定的體系結構組織起來，以解決存儲容量、存取速度和價格之間的矛盾。設計目標：整個存儲系統(tǒng)速度接近M1而價格和容量接近Mn2023/4/526/50第26頁/共51頁其他改善存儲器帶寬的方法并行存儲器雙端口存儲器哈佛體系結構DSP程序數據I/O接口外設程序地址數據讀地址數據寫地址程序讀總線數據讀總線程序/數據寫數據程序2023/4/527/50第27頁/共51頁2023/4/528/50現代高速總線高速并行總線高速總線串行化第28頁/共51頁多級總線結構北橋南橋前端總線FrontSideBus第29頁/共51頁輸入輸出管理方式2023/4/530/50第30頁/共51頁計算機體系結構的演進：并行處理技術指令級并行技術ISP

流水線、超標量、超長指令字系統(tǒng)級并行技術SLP

多處理器（多機/多核）、多磁盤線程級并行技術TLP

同時多線程SMT電路級并行技術CLP

組相聯cache、先行進位加法器并行處理技術實現多個處理器或處理器模塊的并行性，其基本思想包括時間重疊（timeinterleaving）、資源重復（resourcereplicaiton）和資源共享（resourcesharing）。第31頁/共51頁流水線技術可通過分割邏輯，插入緩沖寄存器（流水線Reg）來構建2023/4/532/50第32頁/共51頁指令時空圖順序執(zhí)行4級流水線執(zhí)行流水線滿載2023/4/533/50第33頁/共51頁更細的流水線取指（FI）指令譯碼（DI）計算操作數地址（CO）取操作數（FO）執(zhí)行指令（EI）寫操作數（WO）34/862023/4/534/50第34頁/共51頁流水線CPU的特點優(yōu)點：

通過指令級并行來提高性能。缺點：增加了硬件成本。流水寄存器會引入延遲和時鐘偏移，這些額外開銷會使每條指令的執(zhí)行時間有所增加，同時限制了流水線的深度。流水線中各段的操作存在關聯（dependence）時可能會引起流水線中斷，從而影響流水線的性能和效率。2023-3-2435/862023/4/535/50第35頁/共51頁流水線沖突理想流水線的性能：每個時鐘周期完成一條指令實際流水機器中可能存在冒險(hazard)導致停頓：①數據沖突（如后面的計算要用到前面的結果）定向技術可將結果數據從其產生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調度（scheduling）技術來重新組織指令順序②結構沖突（硬件資源不夠）增加額外的同類型資源改變資源的設計使其能被同時使用③控制沖突（分支等跳轉指令引起）可采用分支預測及預測執(zhí)行技術最大限度地使處理器各部分保持運行狀態(tài)。多端口的寄存器堆哈佛結構存儲器、超標量2023-3-2436/862023/4/536/50第36頁/共51頁流水線數據沖突及亂序執(zhí)行2023/4/537/50第37頁/共51頁流水線結構沖突及超標量流水線？有5個執(zhí)行單元的超標量流水線有2套硬件的超標量流水線CPU共用一個取指單元的5段雙流水線2023-3-242023/4/538/50第38頁/共51頁超標量CPU的體系結構超標量技術：可在一個時鐘周期內對多條指令進行并行處理，使CPI小于1；特點：處理器中有兩個或兩個以上的相同的功能部件；

要求操作數之間必須沒有相關性；整數指令浮點指令2023-3-242023/4/539/50第39頁/共51頁超標量處理機

一般概念性結構instructionfetching多個流水線讀取及轉移預測邏輯instructiondecoding并行譯碼器，預譯碼技術instructiondispatching動態(tài)規(guī)劃instructionexecution多個流水線功能單元instructioncompletion暫存結果數據instructionretiring真正更新Reg和Mem中的結果數據2023-3-24第40頁/共51頁超標量結構機器的例子兩條輸入流水線三條執(zhí)行流水線每個時鐘周期可從存儲器中獲取兩條指令用于執(zhí)行不需要訪問存儲器的指令可處理所有需要或不需要訪問存儲器的指令可用于進行乘、除類較復雜的算術運算決定應使用哪一條執(zhí)行流水線2023/4/541/50第41頁/共51頁2023/4/542/50和超標量處理機不同，超長指令字VLIW（VeryLongInstructionWord）依靠編譯器在編譯時找出指令之間潛在的并行性，并通過指令調度把可能出現的數據沖突減少到最小，最后把能并行執(zhí)行的多條指令組裝成一條很長的指令，然后由處理機中多個相互獨立的執(zhí)行部件分別執(zhí)行長指令中的一個操作，即相當于同時執(zhí)行多條指令。VLIW處理機能否成功，很大程度上取決于代碼壓縮的效率，其編譯程序和體系結構的關系非常密切，缺乏對傳統(tǒng)軟件和硬件的兼容，因而不大適用一般應用領域。VLIW處理機2023-3-24第42頁/共51頁2023/4/543/50多機并行系統(tǒng)大規(guī)模并行處理機（MPP）是一種價格昂貴的超級計算機，它由許多CPU通過高速專用互聯網絡連接。機群（cluster）由多臺同構或異構的獨立計算機通過高性能網絡或局域網連在一起協同完成特定的并行計算任務。刀片（blade）通常指包含一個或多個CPU、內存以及網絡接口的服務器主板。通常一個刀片柜共享其它外部I/O和電源，而輔助存儲器則有距離刀片柜較近的存儲服務器提供。網格（Network）是一組由高速網絡連接的不同的計算機系統(tǒng)，可以相互合作也可獨立工作。網格計算機將接受中央服務器分配的任務，然后在不忙的時候（如晚上或周末）執(zhí)行這些任務。第43頁/共51頁2023/4/544/50多核處理器第44頁/共51頁多線程技術單片多處理器(ChipMulitProcessor，CMP)問題：晶體管數量、芯片面積及芯片發(fā)熱量多線程處理器(MultithreadedProcessor)細粒度多線程(Fine-GrailMultithreading)在每個指令中切換線程，處理器必須能在每個時鐘周期切換線程。其優(yōu)點是可以隱藏停頓引起的吞吐量損失；缺點是單個線程處理速度變慢了。粗粒度多線程(Coarse-GrailMultithreading)

僅當遇到開銷大的阻塞時才切換線程其缺陷在于流水線啟動開銷引起吞吐量損失，特別是對于短的阻塞2023/4/545/50第45頁/共51頁計算機體系結構的分類Flynn分類：根據指令流和數據流的多少進行分類單指令單數據SISD單指令多數據SIMD多指令單數據MISD多指令多數據MIMDCU控制部件PU處理部件MM存儲單元CS為控制流DS為數據流IS為指令流傳統(tǒng)的順序處理機、標量流水線處理機、超標量流水線處理機陣列處理機、向量處理機無實際機型對應多處理機系統(tǒng)第46頁/共51頁計算機系統(tǒng)的性能測定計算機系統(tǒng)的性能由硬件性能和程序特性決定，通常可利用標準測試程序來測定性能。用MIPS(MillionInstructionsPerSecond,每秒百萬條指令)或MFLOPS(每秒百萬次浮點操作)的數值來衡量計算機系統(tǒng)的硬件速度。用CPU執(zhí)