流水線實(shí)驗(yàn)報(bào)告

實(shí)驗(yàn)三：5段流水CPU設(shè)計(jì)I/O采用Verilog在QuartusⅡ中實(shí)現(xiàn)基本的具有20條MIPS指令的5段流水現(xiàn)CPU與外部設(shè)備的輸入輸出端口設(shè)計(jì)。實(shí)驗(yàn)中可采用高端地址。I/OlwDE2外部設(shè)備狀態(tài)，讀到CPU內(nèi)部寄存器。利用設(shè)計(jì)的I/O端口，通過(guò)sw指令，輸出對(duì)DE2實(shí)驗(yàn)板上的LED燈等輸出設(shè)備的控制信號(hào)（或數(shù)據(jù)信息。即將對(duì)外部設(shè)備的控制數(shù)據(jù)，從CPU內(nèi)部的寄存器，寫入到外利用自己編寫的程序代碼，在自己設(shè)計(jì)的CPU上，實(shí)現(xiàn)對(duì)板載輸入開關(guān)或按鍵的狀態(tài)輸入，并將判別或處理結(jié)果，利用板載LED燈或7段LED數(shù)碼管顯示出來(lái)。4bit4bit2個(gè)LED數(shù)碼管以10LED數(shù)碼管以10進(jìn)制形式實(shí)驗(yàn)前仔細(xì)閱讀DE1-SOCUserManual及相關(guān)用戶應(yīng)用，學(xué)習(xí)并掌握其板根據(jù)課程所講5段流水CPUDE2-SOC實(shí)驗(yàn)板套件：1套流水線CPUFigure1:單周期CPUlwFigure2:流水線CPUbubbleMEM級(jí)：器級(jí)。只有在執(zhí)行l(wèi)w和sw指令時(shí)，才對(duì)器進(jìn)行讀寫。WB級(jí)：寫回級(jí)。該級(jí)把指令執(zhí)行的結(jié)果寫回到寄存器文件中。、數(shù)據(jù)和控制生資源爭(zhēng)奪的。由于MIPS指令集專門為流水線所設(shè)計(jì)，因此在使用MIPS指令集的CPU中不存在此類。到時(shí)，就會(huì)發(fā)生數(shù)據(jù)。Figure3:數(shù)據(jù)的實(shí)Figure4:一階數(shù)據(jù)與解決方如圖所示，sub$2andsub令的結(jié)果提出了申請(qǐng)，顯然，他將得到還未更新的錯(cuò)誤的數(shù)據(jù)。需要sub指令的結(jié)果在產(chǎn)生之后，直接將結(jié)果發(fā)給and指令，就可以避免這一種。ALUResult_memforwardingunit操作數(shù)從ID/EX流水線寄存器中；轉(zhuǎn)發(fā)條件成立時(shí)，ALU操作數(shù)取自數(shù)據(jù)旁路。①M(fèi)EM②MEM0③MEM級(jí)指令寫回的目標(biāo)寄存器與在EX或Figure6:二截?cái)?shù)據(jù)與解決方如圖所示，suborsub的結(jié)果提出了請(qǐng)求，or指令的數(shù)據(jù)是未被更新的錯(cuò)誤內(nèi)容。這類第n條指令的源操作寄存器與第n-2條指令的目標(biāo)寄存器相同，導(dǎo)致的數(shù)據(jù)相關(guān)稱為二階數(shù)據(jù)相關(guān)。forwardorRegWriteData_wb。①WB級(jí)指令是寫操作，即②WB0③WB級(jí)指令寫回的目標(biāo)寄存器與zaiEXRegWriteAddr_wb=RsAddr_ex④EX不成立，即RegWriteAddr_mem≠RsAddr_ex或RegWriteAddr_mem=RtAddr_ex。Figure7:不能用forwarding解決的數(shù)據(jù)實(shí)當(dāng)一條指令試圖一個(gè)寄存器，而它的前一條指令是lw指令，并且該lw指令寫入的是同一個(gè)寄存器時(shí)，forwarding的方法就不能解決該問(wèn)題。這類不同于數(shù)據(jù)相關(guān)，需要單獨(dú)的一個(gè)檢測(cè)單元，該單元在ID級(jí)完成。①lw②在EX級(jí)的lw指令與在ID級(jí)的指令讀寫的是同一個(gè)寄存器，即RegWriteAddr_ex=RsAddr_id為了解決這一種情況的,引入流水線阻塞。當(dāng)檢測(cè)單元檢測(cè)到條件成lw時(shí)鐘周期執(zhí)行，后面就可以用forwarding解決?？刂芃EM的延遲叫做控制。Figure8:分支實(shí)zero檢測(cè)電路從ALUEXIDIF體做法是加入一個(gè)控制信號(hào)IF_flush，作為IF/ID流水線寄存器的信號(hào)。當(dāng)分支成Z=1，則IF_flush=1，否則IF_flush=0，故IF_flushZ。考慮到本系統(tǒng)還要實(shí)現(xiàn)的無(wú)條件跳轉(zhuǎn)指令：J和JR，在執(zhí)行這兩個(gè)指令時(shí)也必須要對(duì)IF/ID流水線寄存器進(jìn)行清空，因此，IF_flush的表達(dá)式應(yīng)表示為：IF_flush=Z||J||JRFlush信號(hào)將IF/ID寄存器內(nèi)容，且將ID/EXE寄存器傳下去的控制信號(hào)，防六、I/O將I/O地址和內(nèi)存地址統(tǒng)一編址，對(duì)I/O端口的，采用同MEM一樣的lw和在代碼實(shí)現(xiàn)中，根據(jù)addr[7]的判斷決定此寄存器是否在I/O部分。實(shí)驗(yàn)板上的開關(guān)SW3-SW0、SW7-44輸出部