數(shù)字邏輯與數(shù)字電路

數(shù)字邏輯與數(shù)字電路第1頁，共173頁，2023年，2月20日，星期五第2頁，共173頁，2023年，2月20日，星期五第一章數(shù)字邏輯基礎(chǔ)

1.1

概述電子電路可以分為模擬電路與數(shù)字電路兩大類。模擬電路所處理的信號為模擬信號，數(shù)字電路所處理的信號是數(shù)字信號。自然界存在的物理量如：聲音、電流、電壓等均為模擬的。模擬信號的特點是其數(shù)值隨時間變化時呈現(xiàn)連續(xù)性。數(shù)字信號是一種人為加工產(chǎn)生的信號，它的信號大小隨時間變化時呈現(xiàn)出離散特性。

第3頁，共173頁，2023年，2月20日，星期五模擬信號在任一時刻的數(shù)值大小可以是任意數(shù)值，而數(shù)字信號在任一時刻的數(shù)值大小只能取兩個數(shù)值---高電平與低電平。數(shù)字電子電路構(gòu)成的電子裝置，具有精度高，抗干擾能力強等許多優(yōu)點。數(shù)字電路還是數(shù)字電子計算機的構(gòu)成基礎(chǔ)。早期的電子系統(tǒng)都是模擬電子系統(tǒng)，隨著科學(xué)技術(shù)的發(fā)展，數(shù)字電子系統(tǒng)得到了越來越廣泛的應(yīng)用。如通信系統(tǒng)、測量儀器儀表、自動控制系統(tǒng)等都已經(jīng)從傳統(tǒng)的模擬系統(tǒng)發(fā)展成為數(shù)字電子系統(tǒng)。第4頁，共173頁，2023年，2月20日，星期五模擬信號數(shù)字信號離散連續(xù)第5頁，共173頁，2023年，2月20日，星期五電壓放大器模擬信號精密整流模擬信號模擬表頭模擬交流電壓表電壓放大器模擬信號精密整流模擬信號模/數(shù)轉(zhuǎn)換器數(shù)字信號數(shù)字電壓表數(shù)字顯示第6頁，共173頁，2023年，2月20日，星期五模擬式儀表第7頁，共173頁，2023年，2月20日，星期五●數(shù)字式儀表第8頁，共173頁，2023年，2月20日，星期五◆數(shù)字顯示儀表第9頁，共173頁，2023年，2月20日，星期五20世紀60年代小規(guī)模的數(shù)字集成電路在世界上誕生，其后中規(guī)模、大規(guī)模和超大規(guī)模數(shù)字集成電路相繼問世。目前能夠方便地改變芯片邏輯功能的可編程邏輯器件代表了數(shù)字邏輯集成電路的最高水平。近年來微型計算機和嵌入式電子系統(tǒng)在生產(chǎn)實踐和科學(xué)實驗中得到了廣泛的應(yīng)用。雖然這些電子系統(tǒng)的核心為大規(guī)模和超大規(guī)模數(shù)字集成電路，但一個功能完整的電子系統(tǒng)，還離不開中小規(guī)模數(shù)字集成電路，如TTL、CMOS和高速CMOS系列等集成電路的配合。第10頁，共173頁，2023年，2月20日，星期五各種集成電路的外型圖第11頁，共173頁，2023年，2月20日，星期五數(shù)字電路又可以分為組合邏輯電路與時序邏輯電路兩大類。因此數(shù)字電路又被稱為數(shù)字邏輯電路。數(shù)字邏輯是一門研究數(shù)字邏輯設(shè)計問題的理論課程。數(shù)字邏輯既是一門歷史悠久、又是一門生機勃勃的學(xué)科。特別是電子計算機的廣泛應(yīng)用，極大地推動了數(shù)字邏輯分析與設(shè)計技術(shù)的發(fā)展?，F(xiàn)在，計算機輔助分析在數(shù)字邏輯設(shè)計中的應(yīng)用日益成熟；用于數(shù)字邏輯分析的計算機軟件，已成為數(shù)字邏輯設(shè)計的有力工具。本章將介紹數(shù)字邏輯的基本概念，如：二進制數(shù)、編碼、邏輯關(guān)系、邏輯門和邏輯代數(shù)等，為后面章節(jié)的學(xué)習(xí)打下基礎(chǔ)。第12頁，共173頁，2023年，2月20日，星期五邏輯化簡的計算機軟件第13頁，共173頁，2023年，2月20日，星期五問題什么是數(shù)字信號?它與模擬信號有什么不同?數(shù)字電子電路的優(yōu)點有哪些?數(shù)字電子電路又分為哪兩大類?代表了目前邏輯集成電路最高水平的是什么器件?計算機在數(shù)字邏輯電路分析和設(shè)計中有什么用途?第14頁，共173頁，2023年，2月20日，星期五認識嗎?Analog，Digital，Analogsignal，DigitalsignalContinual，DiscreteAmplifier，LogiccircuitDigitaldisplayCommunicationsystemMeasurement，MeterAutomaticcontrolsystemProgrammablelogicdevice，IntegratedcircuitEmbeddedComputeraidedanalysis第15頁，共173頁，2023年，2月20日，星期五1.2.1十進制數(shù)十進制是我們通常使用的數(shù)制（計數(shù)體系）。所謂十進制就是用0、1、2、3、4、5、6、7、8、9這十個符號排列起來，以表示所有的數(shù)值。當(dāng)數(shù)值大于9時，就采用進位的方法，進位的法則是：逢十進一。1.2

數(shù)制與編碼第16頁，共173頁，2023年，2月20日，星期五任何一個形式為qn-1qn-2qn-3···q1q0.q-1q-2···q-m的十進制數(shù)的大小N，可以表示為:

N=qn-1×10n-1+qn-2×10n-2+···+q1×101+q0×100

+q-1×10-1

+q-2×10-2

+···+q-m×10-m

(1-1)

如:1230.456=1×103+2×102+3

×101

+0

×100

+4×10-1+5×10-2+6×10-3第17頁，共173頁，2023年，2月20日，星期五式中10k，稱為十進制數(shù)各位的“權(quán)”。10為十進制計數(shù)體系的“基數(shù)”。在多位數(shù)中，每一個相同的數(shù)碼位于不同的位置時，代表著不同的數(shù)值。這是因為不同的位置具有不同的權(quán)的緣故。十進制數(shù)常用字母D（Decimal）進行標識，例如:(1961)D,(2008)D等。第18頁，共173頁，2023年，2月20日，星期五1.2.2二進制數(shù)為了用電學(xué)物理量來表示十進制，就需要找一種有十個狀態(tài)的物理量，這是比較困難的。而有兩個狀態(tài)的物理量卻非常容易找到。因此在數(shù)字電路中，理所當(dāng)然地要采用二進制計數(shù)體系。在數(shù)字電路中我們采用高電平與低電平來分別表示2個不同的數(shù)碼。所謂二進制就是用兩個符號0和1，來表示所有的數(shù)值。當(dāng)數(shù)大于1時，也采用進位的方法；但是進位的法則為：逢二進一。第19頁，共173頁，2023年，2月20日，星期五任何一個二進制數(shù)qn-1qn-2qn-3···q1q0.q-1q-2···q-m

的大小N，可以表示為：N=qn-1×2n-1+qn-2×2n-2+···+q1×21

+q0×20

+q-1×2-1

+q-2×2-2

+···+q-m×2-m(1-2)如:(1001.101)2=1

×23+0×22+0×21

+1×20

+1

×2-1

+0

×2-2

+1×2-3=(9.625)10式中2k，稱為二進制數(shù)各位的“權(quán)”。二進制數(shù)的“基數(shù)”為2。特別注意：二進制數(shù)的各位數(shù)碼qk只能取0或1。第20頁，共173頁，2023年，2月20日，星期五二進制數(shù)常用字母B(Binary)進行標識，例如：(1001)B,(1011.011)B等。二進制數(shù)的最高位數(shù)碼，常用MSB(MostSignificantBit)進行標示。二進制數(shù)的最低位數(shù)碼，常用LSB(LeastSignificantBit)進行標示。在一個二進制數(shù)中，其MSB是衡量該二進制數(shù)數(shù)值大小最為重要的數(shù)碼；而LSB是對該二進制數(shù)數(shù)值大小影響最小的數(shù)碼。第21頁，共173頁，2023年，2月20日，星期五＊二進制數(shù)的算術(shù)運算◆二進制數(shù)的加法運算一位二進制數(shù)的加法運算規(guī)則如下所示：

0+0=00+1=11+0=11+1=10多位二進制數(shù)的加法運算可以仿照大家熟悉的十進制數(shù)運算方法進行，不過要記住“逢二進一”即可。第22頁，共173頁，2023年，2月20日，星期五所以(10101)B+(11001)B

＝(11001)B例[1-1]計算(10101)B+(11001)B解:第23頁，共173頁，2023年，2月20日，星期五一位二進制數(shù)的乘法運算規(guī)則如下所示：

0×0=0，0×1=0，1×0=0，1×1=1多位二進制數(shù)的乘法運算，與十進制數(shù)的乘法運算類似；它由乘數(shù)的每一位與被乘數(shù)相乘，產(chǎn)生乘數(shù)每一位的部分乘積，每個部分乘積都向前一個部分乘積的左方移動一位，然后將這些部分乘積求和而得。◆

二進制數(shù)的乘法運算第24頁，共173頁，2023年，2月20日，星期五[例1-2]計算(10101)B×(11001)B解:所以(10101)B×(11001)B=(1000001101)B第25頁，共173頁，2023年，2月20日，星期五◆二進制數(shù)的減法運算[例1-3]計算(101010)B-(11001)B所以(101010)B-(11001)B=(10001)B減法運算是加法運算的逆運算，當(dāng)某一位二進制數(shù)不夠減時，應(yīng)當(dāng)向高一位借位，借1當(dāng)2。第26頁，共173頁，2023年，2月20日，星期五◆

二進制數(shù)的除法運算除法運算是乘法運算的逆運算，其運算過程與十進制數(shù)的除法運算類似，使用了減法和移位技術(shù)。[例1-4]計算(1111101)B÷(11001)B所以(1111101)B

÷(11001)B=(101)B第27頁，共173頁，2023年，2月20日，星期五1.2.3二進制數(shù)與十進制數(shù)的相互轉(zhuǎn)換二進制數(shù)轉(zhuǎn)換成十進制數(shù)可按公式（1-2）進行：

N=qn-1×2n-1+qn-2×2n-2+···+q1×21

+q0×20

+q-1×2-1

+q-2×2-2

+···+q-m×2-m

[例1-5]將二進制數(shù)10110.1轉(zhuǎn)換成相應(yīng)的十進制數(shù)。解：

(10110.1)2=1

×24+0×23+1

×22

+1×21

+0×20

+1

×2-1

=16+4+2+0.5=(22.5)10

◆二進制數(shù)轉(zhuǎn)換成十進制數(shù)第28頁，共173頁，2023年，2月20日，星期五■除2取余法“除2取余法”用于將十進制數(shù)的整數(shù)部分轉(zhuǎn)換成二進制數(shù)?！俺?取余法”的算法流程如右圖所示：圖中，N為被轉(zhuǎn)換的十進制數(shù)整數(shù)部分，M為運算所需的中間變量。產(chǎn)生的第一個余數(shù)為相應(yīng)二進制數(shù)的最低位LSB，將運算所得的各個余數(shù)排列起來，即為轉(zhuǎn)換后的二進制數(shù)。

◆十進制數(shù)轉(zhuǎn)換成二進制數(shù)第29頁，共173頁，2023年，2月20日，星期五[例1-6]將十進制數(shù)2005轉(zhuǎn)換成二進制數(shù)：解:所以(2007)D=(11111010101)BLSBMSB第30頁，共173頁，2023年，2月20日，星期五“乘2取整法”用于將十進制數(shù)的小數(shù)部分轉(zhuǎn)換成二進制數(shù)?！俺?取整法”的算法流程如右圖所示：圖中，N為被轉(zhuǎn)換的十進制數(shù)小數(shù)部分，M為運算所需的中間變量。產(chǎn)生的第一個整數(shù)為相應(yīng)二進制小數(shù)的最高位MSB，將運算所得的各個整數(shù)排列起來，即為轉(zhuǎn)換后的二進制小數(shù)?！龀?取整法第31頁，共173頁，2023年，2月20日，星期五[例1-7]將十進制數(shù)0.8125轉(zhuǎn)換成二進制數(shù)：解:所以(0.8125)D=(0.1101)B

注意：當(dāng)利用“乘2取整法”計算時，如果計算結(jié)果過長，可以按一定的字長取近似計算結(jié)果。MSBLSB第32頁，共173頁，2023年，2月20日，星期五1.2.4十六進制數(shù)所謂十六進制就是用16個符號0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F來表示所有的數(shù)值。十六進制數(shù)進位的法則為：逢十六進一。任何一個十六進制數(shù)qn-1qn-2qn-3···q1q0.q-1q-2···q-m

的大小N，可以表示為：

N=qn-1×16n-1+qn-2×16n-+···+q0×160

+q-1×16-1

+q-2×16-2

+···+q-m×16-m(1-3)第33頁，共173頁，2023年，2月20日，星期五十六進制數(shù)的“基數(shù)”為16。注意：十六進制數(shù)的各位數(shù)碼可以取0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F之一。其中A,B,C,D,E和F分別代表十進制的10,11,12,13,14和15。十六進制數(shù)常用字母H（Hexadecimal）進行標識，例如：(389)H，(6AB2)H和

(3FFE)H等。通常十六進制數(shù)也可以用下面形式表示:389H，8AB2H等。第34頁，共173頁，2023年，2月20日，星期五◆二進制數(shù)轉(zhuǎn)換成十六進制數(shù)分析可知，每4位二進制數(shù)正好對應(yīng)1位十六進制數(shù)。因此，將二進制數(shù)轉(zhuǎn)換成十六進制數(shù)的方法十分簡單：把二進制數(shù)從其LSB到MSB分組(以小數(shù)點為界)，每4位一組。然后將每一組二進制數(shù)轉(zhuǎn)換成為一位相應(yīng)的十六進制數(shù)即可。例如：(1011100110)B=(10,1110,0110)B=(2E6)H=2E6H4位一組！第35頁，共173頁，2023年，2月20日，星期五◆十六進制數(shù)轉(zhuǎn)換成二進制數(shù)將十六進制數(shù)轉(zhuǎn)換成二進制數(shù)的方法也很容易：將每1位十六進制數(shù)用4位相應(yīng)的二進制數(shù)表示、代入即可。例如:87AH=(1000,0111,1010)B=(100001111010)B又如：234FH=(0010,0011,0100,1111)B=(10001101001111)B第36頁，共173頁，2023年，2月20日，星期五我們將若干個0和1按一定的規(guī)律編排在一起，編成不同的代碼，并且賦予每個代碼以固定的含義，這樣的過程稱作編碼。常用的二進制編碼有BCD碼，ASCII碼等。1.2.5

二進制碼第37頁，共173頁，2023年，2月20日，星期五●BCD碼十進制數(shù)是人類最熟悉、使用最廣泛的數(shù)，在數(shù)字電路中也經(jīng)常需要表示和處理十進制數(shù)。為此就要用二進制數(shù)來表示十進制數(shù)，這實際上是對十進制數(shù)的編碼，即所謂BCD碼。BCD（BinaryCodedDecimal）意為“由二進制數(shù)編碼的十進制數(shù)碼”。也即BCD碼是用二進制碼代表的十進制數(shù)碼。第38頁，共173頁，2023年，2月20日，星期五因為十進制數(shù)共有十個基本符號，所以BCD碼由四位二進制數(shù)組成。4位二進制數(shù)有16個不同的值。故可以從16個4位二進制數(shù)中選取10個來對十進制數(shù)進行編碼。而當(dāng)選取的方法不同時，就可以得到不同的BCD碼。如8421碼、2421碼、5421碼、余3碼和格雷碼等，如表1-1所示。第39頁，共173頁，2023年，2月20日，星期五表1-1BCD碼十進制數(shù)8421碼2421碼5421碼余3碼格雷碼000000000000000110000100010001000101000001200100010001001010011300110011001101100010401000100010001110110501011011100010000111601101100100110010101701111101101010100100810001110101110111100910011111110011001101第40頁，共173頁，2023年，2月20日，星期五如表1-1所示，8421碼是從16個4位二進制數(shù)中選取前10個數(shù)碼的編碼方式。將8421碼轉(zhuǎn)換成相應(yīng)的十進制數(shù)的方法，與將普通二進制數(shù)轉(zhuǎn)換成為相應(yīng)十進制數(shù)的方法相同。而之所以稱之為8421碼，是因為它是一種有權(quán)碼(恒權(quán)碼)。其權(quán)值分別為8、4、2、1。8421碼(自然BCD碼)第41頁，共173頁，2023年，2月20日，星期五從表1-1可見，余3碼可由8421碼與3的二進制數(shù),即0011相加而得到。故稱為余3碼。分析可知，余3碼是一種無權(quán)碼。因為余3碼相應(yīng)的十進制數(shù)無法用固定的權(quán)值計算出來?！粲?碼第42頁，共173頁，2023年，2月20日，星期五◆格雷碼格雷碼也是一種常用的無權(quán)碼。它的特點是相鄰的兩個碼字之間，僅有一位相異。這樣更加易于對數(shù)據(jù)的糾錯?！鬉SCII碼ASCII（AmericanStandardCodeforInformationInterchange）碼是一種數(shù)字系統(tǒng)中常用的、表示字符的二進制編碼。ASCII碼用7位二進制數(shù)來表示PC機鍵盤上的所有按鍵信息，以及打印機等設(shè)備的控制信息。常用的ASCII碼如表1-2所示。第43頁，共173頁，2023年，2月20日，星期五表1-2常用字符的7位ASCII碼值（用十六進制數(shù)表示）字符ASCII字符ASCII字符ASCII字符ASCII字符ASCII字符ASCIINUL00BEL07LF0AFF0CCR0DSP20!21”22#23$24%25&26’27(28)29*2A+2B,2C-2D.2E/2F030131232333434535636737838939:3A;3B<3C=3D>3E?3F@40A41B42C43D44E45F46G47H48I49J4AK4BL4CM4DN4EO4FP50Q51R52S53T54U55V56W57X58Y59Z5A[5B\5C]5D^5E_5F`60a61b62c63d64e65f66g67h68i69j6Ak6Bl6Cm6Dn6Eo6Fp70q71r72s73t74第44頁，共173頁，2023年，2月20日，星期五u75w77y79{7B}7Dv76x78z7A|7C~7E其中，NUL表示空，BEL表示報警，LF表示換行，F(xiàn)F為走紙控制，CR為回車，SP表示Space鍵。注：ASCII碼用8位二進制數(shù)表示時，其MSB為0。漢字內(nèi)碼中的8位二進制數(shù)，其MSB則為1。第45頁，共173頁，2023年，2月20日，星期五◆二進制數(shù)補碼[1]二進制數(shù)的補碼表示采用的是正負符號+絕對值表示法。此時補碼的最高位為符號位，正數(shù)的最高位為0，負數(shù)的最高位為1。(1)二進制數(shù)的反碼將二進制數(shù)的各位數(shù)碼取反，就可以得到該二進制數(shù)的反碼。所謂取反，就是將1變成0，將0變成1。應(yīng)當(dāng)注意：求一個二進制數(shù)的反碼時，必須按照一定的字長進行，如8位字長或16位字長等。例如8位字長時,(11001010)B的反碼為(00110101)B。第46頁，共173頁，2023年，2月20日，星期五(2)二進制數(shù)的補碼1）正數(shù)的補碼：為其原來的數(shù)碼。2）負數(shù)的補碼：將該負數(shù)對應(yīng)的二進制正數(shù)的反碼加1后，就可以得到該二進制負數(shù)的補碼。例如：求-117的補碼時，因為(117)D=(01110101)B，

01110101的反碼為10001010，加1后得到-117的補碼為:[-117]補=10001011=8BH。第47頁，共173頁，2023年，2月20日，星期五◆利用二進制數(shù)的補碼實現(xiàn)減法運算■利用補碼能夠?qū)⒍M制數(shù)的減法運算轉(zhuǎn)換成加法運算。有公式：[X－Y]補＝[X]補+[-Y]補（1-4）例如：[42-11]補＝[42]補+[-11]補

＝(00101010)B+(11110101)B

=(100011111)B(超出字長的最高位舍掉)

所以42-11=[(00011111)B]補

=31

第48頁，共173頁，2023年，2月20日，星期五又如:[11-42]補＝[11]補+[-42]補

＝(00001011)B+(11010110)B

=(11100001)B

即[11-42]=-[(11100001)B]補。所以11-42=-31。

第49頁，共173頁，2023年，2月20日，星期五？？？用補碼實現(xiàn)減法運算的原理所謂補碼是由對原碼求補而得。對于一個n位字長的數(shù)碼X，有關(guān)系：所以，，

例如：１位10進制數(shù)時，[2]補=10-2=8，[6]補=4等。

7-2=(7+8)-10=5，3-6=(3+4)-10=-3。利用補碼將二進制數(shù)的減法運算轉(zhuǎn)變成加法運算，就是依據(jù)上述原理而給出的算法。減法變加法第50頁，共173頁，2023年，2月20日，星期五問題為什么要使用二進制數(shù)碼?什么是權(quán)?什么是基數(shù)?什么是MSB?什么是LSB?如何將十進制數(shù)轉(zhuǎn)換成相應(yīng)的二進制數(shù)?什么是編碼?什么叫有權(quán)碼?什么叫無權(quán)碼?什么是ASCII碼?它用幾位二進制數(shù)表示?第51頁，共173頁，2023年，2月20日，星期五認識嗎?binary，decimal，hexadecimal，encode，weight，base，add，substract，multiply，divide，shift，bit，word，Graycode，number，numbersystem，digitalsystem，symbol，successivedivision，successivemultiplication，remainder第52頁，共173頁，2023年，2月20日，星期五1.3

邏輯關(guān)系與邏輯門電路1.3.1基本邏輯關(guān)系自然界中許多事物之間存在著一定的邏輯關(guān)系。其中“與”、“或”和“非”是三種基本的邏輯關(guān)系?！暨壿嬇c關(guān)系邏輯“與”關(guān)系是指事物之間的這樣一種邏輯關(guān)系：設(shè)有三個事件A，B和C。事件C的發(fā)生與否，是與A，B的發(fā)生與否有關(guān)的。其關(guān)系為：當(dāng)A，B同時發(fā)生時，C才會發(fā)生。

如此，我們就稱事件C的發(fā)生與否和事件A、B之間存在著“與”邏輯關(guān)系。記為C=A·B。第53頁，共173頁，2023年，2月20日，星期五我們還可以用記號0和1來標記事件的兩種狀態(tài)。一般用1表示事件的發(fā)生，用0表示事件的不發(fā)生。因此對于邏輯“與”關(guān)系就有：

0·0=0（1-5）

0·1=0（1-6）

1·0=0（1-7）

1·1=1（1-8）應(yīng)當(dāng)注意：邏輯與運算俗稱“邏輯乘”運算。雖然邏輯乘在形式上與大家熟悉的算術(shù)乘法運算相同，但二者在內(nèi)在含義上是完全不同的。第54頁，共173頁，2023年，2月20日，星期五◆例如在下圖所示的電路中，開關(guān)S1、S2為串聯(lián)連接，燈泡EL的發(fā)光與否就和S1、S2的閉合與否之間為邏輯“與”的關(guān)系。只有當(dāng)S1、S2同時閉合時，EL才會發(fā)光。否則無論是S1、S2中哪一個單獨閉合，或者兩者全都關(guān)斷，EL都是不會亮的。第55頁，共173頁，2023年，2月20日，星期五◆邏輯或關(guān)系邏輯“或”關(guān)系是指事物之間的這樣一種邏輯關(guān)系：設(shè)有三個事件，A，B和C。事件C的發(fā)生與否，是與A，B的發(fā)生與否有關(guān)的。其關(guān)系為：當(dāng)A，B中任何一個事件發(fā)生，都會導(dǎo)致C的發(fā)生。我們就稱事件C的發(fā)生與否和事件A、B之間存在邏輯“或”的關(guān)系。記為C=A+B。第56頁，共173頁，2023年，2月20日，星期五對于邏輯“或”關(guān)系有：

0+0=0 (1-9)0+1=1 (1-10)1+0=1 (1-11)1+1=1 (1-12)應(yīng)當(dāng)注意:這里的“+”號和數(shù)值0、1都是表示邏輯關(guān)系的記號，不能與普通的算術(shù)運算相混淆。第57頁，共173頁，2023年，2月20日，星期五◆例如在下圖所示的電路中，開關(guān)S1、S2為并聯(lián)連接，燈泡EL的發(fā)光與否就和S1、S2的閉合與否之間為邏輯“或”的關(guān)系。無論是S1、S2中哪一個單獨閉合，或者兩者全都閉合，EL都會發(fā)光。只有當(dāng)S1、S2全都關(guān)斷時，EL才會不亮。第58頁，共173頁，2023年，2月20日，星期五◆邏輯非關(guān)系邏輯“非”關(guān)系是指事物之間的這樣一種邏輯關(guān)系：設(shè)有兩個事件，A和C。事件C的發(fā)生與否，是與A的發(fā)生與否有關(guān)的。其關(guān)系為：當(dāng)A事件發(fā)生時，C一定不會發(fā)生；而當(dāng)A事件不發(fā)生時，C一定會發(fā)生。我們就稱事件C的發(fā)生與否和A之間存在邏輯“非”的關(guān)系。邏輯“非”，記為C=A’。對于邏輯“非”關(guān)系有：

0’=1 (1-13)1’=0 (1-14)第59頁，共173頁，2023年，2月20日，星期五◆例如在下圖所示的電路中，開關(guān)S與燈泡EL并聯(lián)；燈泡EL的發(fā)光與否就和S的閉合與否之間為邏輯“非”的關(guān)系。當(dāng)S閉合時，EL被短路，不會發(fā)光；當(dāng)S關(guān)斷時，電流正常流過EL，燈泡發(fā)光。第60頁，共173頁，2023年，2月20日，星期五◆復(fù)合的邏輯關(guān)系將基本的“與”、“或”和“非”等邏輯關(guān)系復(fù)合起來，就能夠得到各種更為復(fù)雜的邏輯關(guān)系。如“與非”、“或非”、“異或”和“同或”等等。在右圖，燈泡EL的發(fā)光與否，與開關(guān)S1、S2的閉合與否之間的邏輯關(guān)系為“與非”關(guān)系：只有S1、S2全都閉合時，EL才會不發(fā)光；除此之外的其它情況下，EL都將發(fā)光。與非邏輯關(guān)系，表示為C=(AB)’。第61頁，共173頁，2023年，2月20日，星期五或非邏輯關(guān)系在下圖中，燈泡EL的發(fā)光與否，與開關(guān)S1、S2的閉合與否之間的邏輯關(guān)系為“或非”關(guān)系：只要S1、S2中有一個閉合，EL就會不發(fā)光；其它情況下，EL都將發(fā)光?；蚍沁壿嬯P(guān)系，表示為C=(A+B)’。第62頁，共173頁，2023年，2月20日，星期五◆在下圖中，燈泡EL的發(fā)光與否，與開關(guān)S1、S2和S3的閉合與否有關(guān)。它們之間的邏輯關(guān)系為：

EL=S3+(S1·S2)。第63頁，共173頁，2023年，2月20日，星期五上述邏輯關(guān)系存在的前提是規(guī)定事件只有兩種可能的狀態(tài)：發(fā)生或者不發(fā)生。因此它是一種二值邏輯。除了二值邏輯外，在數(shù)字邏輯科學(xué)中，還存在著多值邏輯的研究分支。例如：三值邏輯，四值邏輯等。本書內(nèi)容僅限于對二值邏輯問題的討論。在現(xiàn)實生活中，事物之間存在邏輯關(guān)系的例子還很多，這里我們就不再一一列舉了。第64頁，共173頁，2023年，2月20日，星期五1.3.2

基本邏輯門電路我們將輸出與輸入之間存在特定邏輯關(guān)系的電子電路稱為邏輯門電路。根據(jù)前面介紹的邏輯關(guān)系的基本概念，邏輯門電路的輸出和輸入都應(yīng)當(dāng)有兩種狀態(tài)。在數(shù)字電路中，我們用電位的高低來區(qū)分這兩種狀態(tài)。對于最為常用的正邏輯約定，當(dāng)電位為高電平時，記為1邏輯狀態(tài)；當(dāng)電位為低電平時，我們記為0邏輯狀態(tài)。以此類推，所謂負邏輯就是將電位的高電平，記為0邏輯狀態(tài)；而將電位的低電平，記為1邏輯狀態(tài)。第65頁，共173頁，2023年，2月20日，星期五因為在數(shù)字邏輯電路中一般均采用正邏輯，故在本書的后續(xù)內(nèi)容中，我們采用的都是正邏輯規(guī)定。做了上述規(guī)定之后，我們就可以確定邏輯門電路的特性了。第66頁，共173頁，2023年，2月20日，星期五◆門電路“與門”電路“與門”電路是輸入輸出之間存在邏輯“與”關(guān)系的電路。它可以有兩個以上的輸入端和一個輸出端。其輸入輸出之間的關(guān)系為：當(dāng)輸入全接高電平時，輸出才為高電平；只要輸入端中有一個接低電平，輸出就為低電平。圖1-11a是一個2輸入端與門電路的電路符號。第67頁，共173頁，2023年，2月20日，星期五“或門”電路“或門”電路是輸入輸出之間存在邏輯“或”關(guān)系的電路。它可以有兩個以上的輸入端和一個輸出端。其輸入輸出之間的關(guān)系為：當(dāng)輸入有一個接高電平時，輸出就為高電平；只有當(dāng)輸入端全接低電平時，輸出才為低電平。圖1-11b是一個2輸入端或門電路的電路符號。第68頁，共173頁，2023年，2月20日，星期五第69頁，共173頁，2023年，2月20日，星期五“非門”電路“非門”電路是輸入輸出之間存在邏輯“非”關(guān)系的電路。它有一個輸入端和一個輸出端。其輸入輸出之間的關(guān)系為：當(dāng)輸入接高電平時，輸出就為低電平；當(dāng)輸入接低電平時，輸出則為高電平。圖1-11c、d是非門電路的電路符號。第70頁，共173頁，2023年，2月20日，星期五“與非門”和“或非門”常用的邏輯門電路還有“與非門”和“或非門”，它們的電路符號如圖1-11f、g所示?！芭c非門”的邏輯功能相當(dāng)于“與門”和“非門”的組合。“或非門”的邏輯功能相當(dāng)于“或門”和“非門”的組合。第71頁，共173頁，2023年，2月20日，星期五“異或門”和“同或門”“異或門”電路是輸入輸出之間存在邏輯“異或”關(guān)系的電路。它有兩個輸入端和一個輸出端。其輸入輸出之間的關(guān)系為：當(dāng)兩個輸入電平不同時，輸出就為高電平；當(dāng)兩個輸入電平相同時，輸出則為低電平。“異或”邏輯關(guān)系表示為C=A⊕B=AB’+A’B。第72頁，共173頁，2023年，2月20日，星期五“同或門”電路是輸入輸出之間存在邏輯“同或”關(guān)系的電路。它有兩個輸入端和一個輸出端。其輸入輸出之間的關(guān)系為：當(dāng)兩個輸入電平不同時，輸出就為低電平；當(dāng)兩個輸入電平相同時，輸出則為高電平?！巴颉边壿嬯P(guān)系表示為A⊙B=AB+A’B’。緩沖器“緩沖器”電路能夠完成對數(shù)字信號放大的任務(wù)，其驅(qū)動負載的能力比普通門電路要強許多。圖1-11e是緩沖器的電路符號。第73頁，共173頁，2023年，2月20日，星期五應(yīng)當(dāng)注意：在邏輯符號的左邊為輸入信號，在邏輯符號的右邊為輸出信號。也即規(guī)定信號的流向是從左到右的。如果信號的流向是從右到左的，則應(yīng)當(dāng)加箭頭來表示。圖1-11所示的門電路邏輯符號是IEC（InternationalElectrotechnicalCommission即國際電工委員會）標準符號。IEC標準也是我國目前采用的國家標準。關(guān)于IEC的二進制邏輯符號標準，本書附錄C中有較為詳盡的介紹。第74頁，共173頁，2023年，2月20日，星期五除了IEC標準符號外，目前國際上十分常用的另一種邏輯符號是“特異形邏輯符號”（distinctiveshapesymbols），如圖1-12所示。特異形邏輯符號的特點是：每一種邏輯功能都有著相應(yīng)的特殊形狀。由于特異形邏輯符號在各種技術(shù)文獻中十分常見，所以我們也應(yīng)當(dāng)了解并熟悉這種符號。第75頁，共173頁，2023年，2月20日，星期五第76頁，共173頁，2023年，2月20日，星期五◆半導(dǎo)體數(shù)字集成電路◆TTL與CMOS數(shù)字集成電路前面我們提到：輸出端與輸入端之間存在特定邏輯關(guān)系的電子電路稱為邏輯門電路。目前在實際應(yīng)用中，門電路一般用半導(dǎo)體集成電路實現(xiàn)，稱為數(shù)字集成電路，或數(shù)字邏輯集成電路?，F(xiàn)在中規(guī)模和小規(guī)模的半導(dǎo)體數(shù)字集成電路仍在實際工作中有著廣泛的應(yīng)用。74系列的TTL電路和4000系列的CMOS電路就是常見的兩種中小規(guī)模數(shù)字集成電路。第77頁，共173頁，2023年，2月20日，星期五TTL（Tansistor-Transistor-Logic,即晶體管-晶體管-邏輯）電路是用雙極型三極管構(gòu)成的邏輯集成電路，它的工作速度較快，但功耗較大。電源電壓限定在+5V上。CMOS（ComplementaryMetal-Oxide-Semiconductor）電路是用互補MOS管構(gòu)成的數(shù)字邏輯集成電路。CMOS電路的速度稍慢，但功耗低，電源電壓范圍寬，一般取+3～+18V。另外CMOS電路的工藝簡單，適合于大規(guī)模和超大規(guī)模集成電路的制造。第78頁，共173頁，2023年，2月20日，星期五（1）TTL數(shù)字集成電路的內(nèi)部結(jié)構(gòu)和工作原理簡介下圖是TTL與非門電路的內(nèi)部電路圖第79頁，共173頁，2023年，2月20日，星期五TTL與非門由多發(fā)射極三極管V1，分相三極管V2，上拉三極管V3、V4和下拉三極管V5；以及電阻R1～R5等組成。V1實現(xiàn)邏輯“與”功能。V2的集電極和發(fā)射極輸出相位正好相反的電位信號。V3、V4導(dǎo)通時將門電路的輸出上拉為高電平。V5導(dǎo)通時，則將門電路的輸出下拉為低電平。下面我們來分析該電路的工作情況:因為V1的多個發(fā)射極相當(dāng)于陽極接在一起的多個二極管；所以，當(dāng)三極管V1的多個發(fā)射極中有接至低電平的時，V1就導(dǎo)通了。第80頁，共173頁，2023年，2月20日，星期五只有當(dāng)所有的發(fā)射極均接到高電平時，V1才會截止。第81頁，共173頁，2023年，2月20日，星期五當(dāng)電路的輸入端有接低電平的時，三極管V1導(dǎo)通、V2截止。因此V3

，V4導(dǎo)通、V5截止，uo輸出高電平。

高電平第82頁，共173頁，2023年，2月20日，星期五TTL門電路輸出高電平時的輸出級電路高電平第83頁，共173頁，2023年，2月20日，星期五當(dāng)電路的全部輸入端接高電平時，三極管V1反向?qū)ǎㄆ浒l(fā)射極與集電極互易），V2管也隨之導(dǎo)通。因此V3，V4截止、V5導(dǎo)通，uo輸出低電平。低電平第84頁，共173頁，2023年，2月20日，星期五TTL門電路輸出低電平時的等效電路低電平第85頁，共173頁，2023年，2月20日，星期五注意：在上面電路圖中，電流的方向為實際方向。我們對TTL與非門電路的工作原理，可以歸納如下：多發(fā)射極三極管實現(xiàn)“與”邏輯功能，分相三極管將信號分成兩個相位相反的信號，上拉三極管和下拉三極管則起到增大電路輸出能力的作用。上拉晶體管V3和下拉晶體管V4、V5構(gòu)成的電路，稱為圖騰柱結(jié)構(gòu)。第86頁，共173頁，2023年，2月20日，星期五（2）TTL門電路的電壓傳輸特性TTL門電路的傳輸特性如下圖所示。門電路的輸出狀態(tài)從高電平向低電平的轉(zhuǎn)化，需要經(jīng)過一定的過程。其中有一段曲線屬于介于高、低電平之間的過渡區(qū)間，當(dāng)邏輯門電路工作于穩(wěn)態(tài)時應(yīng)當(dāng)避開這個過渡區(qū)間。過渡區(qū)第87頁，共173頁，2023年，2月20日，星期五（3）CMOS集成電路的內(nèi)部結(jié)構(gòu)和工作原理簡介下圖是CMOS非門(反相器)的電路圖。兩個MOS管為互補的N溝MOS管和P溝MOS管。PMOS管NMOS管SDDS第88頁，共173頁，2023年，2月20日，星期五當(dāng)ui接低電平時，P溝MOS管導(dǎo)通、N溝MOS管截止，輸出uo為高電平。第89頁，共173頁，2023年，2月20日，星期五CMOS反相器輸出高電平時的等效電路第90頁，共173頁，2023年，2月20日，星期五ui高電平時，P溝MOS管截止、N溝MOS管導(dǎo)通，輸出uo為低電平。第91頁，共173頁，2023年，2月20日，星期五CMOS反相器輸出低電平時的等效電路第92頁，共173頁，2023年，2月20日，星期五（4）CMOS反相器的電壓傳輸特性因N溝MOS管和P溝MOS管是互補對稱的，故CMOS非門高電平輸出時的驅(qū)動特性和低電平輸出的驅(qū)動特性是基本相同的，這一點與TTL電路不同。高電平輸出特性低電平輸出特性第93頁，共173頁，2023年，2月20日，星期五CMOS與非門的電路圖第94頁，共173頁，2023年，2月20日，星期五當(dāng)ui2接低電平時，V1管導(dǎo)通，V2、V4管截止；V3管雖然滿足導(dǎo)通的條件，但由于它是與V4相串聯(lián)的，V3管也是截止的。此時電路輸出為高電平。第95頁，共173頁，2023年，2月20日，星期五CMOS與非門輸出高電平時的等效電路第96頁，共173頁，2023年，2月20日，星期五當(dāng)ui1、ui2均接高電平時，V1、V2管截止，V3

、V4管導(dǎo)通；此時電路輸出為低電平。第97頁，共173頁，2023年，2月20日，星期五CMOS與非門輸出低電平時的等效電路第98頁，共173頁，2023年，2月20日，星期五◆數(shù)字邏輯集成電路的封裝、引腳圖和符號數(shù)字邏輯集成電路的應(yīng)用涉及集成電路的封裝、引腳分布和電路符號等知識。數(shù)字集成電路的一個封裝中，往往有多個單元電路。如：四個與非門、六個反相器等。集成電路各個管腳有著不同的電路功能，這稱為集成電路的引腳分布。IEC邏輯符號能夠很好地描述數(shù)字邏輯集成電路的邏輯功能和引腳分布。第99頁，共173頁，2023年，2月20日，星期五頂視圖第100頁，共173頁，2023年，2月20日，星期五1234567891011121314逆時針旋轉(zhuǎn)第101頁，共173頁，2023年，2月20日，星期五集成電路的引腳分布圖正電源端接地端第102頁，共173頁，2023年，2月20日，星期五IEC符號第103頁，共173頁，2023年，2月20日，星期五第104頁，共173頁，2023年，2月20日，星期五IEC邏輯符號的元件陣列表示法IEC符號的“極性”指示符：用三角形表示邏輯“非”關(guān)系。第105頁，共173頁，2023年，2月20日，星期五幾種數(shù)字集成電路的管腳圖（頂視圖）如下所示：第106頁，共173頁，2023年，2月20日，星期五數(shù)字集成電路的IEC邏輯符號如下所示:第107頁，共173頁，2023年，2月20日，星期五隨著電子技術(shù)的發(fā)展，數(shù)字集成電路的性能不斷改進、新產(chǎn)品和新技術(shù)不斷涌現(xiàn)。目前傳統(tǒng)的TTL和CMOS電路已經(jīng)不再是數(shù)字集成電路的主流產(chǎn)品。代之的是高速度、低功耗、低工作電壓等性能更優(yōu)越的新品種。現(xiàn)在常用的高速CMOS數(shù)字集成電路，是CMOS電路的改進品種。其型號為74HCxx和74HCTxx。如：74HC00、74HCT00、74HC4002和74HCT4002等。高速CMOS數(shù)字集成電路74HCxx的工作電壓為：+2V～+6V。74HCTxx的工作電壓為：+4.5V～+5.5V?！魯?shù)字集成電路的各種類型第108頁，共173頁，2023年，2月20日，星期五除了高速CMOS電路之外，還有BiCMOS、低壓CMOS、和超低功耗CMOS工藝生產(chǎn)的各系列產(chǎn)品。BiCMOS集成電路是雙極型器件與CMOS器件的混合電路，具有高速、驅(qū)動能力強和低功耗的特點。BiCMOS工藝常用于總線接口集成電路品種。超低壓CMOS和超低功耗CMOS工藝產(chǎn)品特別適用于現(xiàn)代移動通訊設(shè)備。ECL數(shù)字集成電路和GaAs數(shù)字集成電路則具有極高的開關(guān)速度。第109頁，共173頁，2023年，2月20日，星期五電路類型性能特點TTL晶體管-晶體管邏輯電路，工作速度較快，功耗較大。CMOS互補MOS管邏輯電路，工作速度稍慢，功耗低。HCMOS(高速CMOS)高速CMOS管邏輯電路，工作速度較快，功耗低。BiCMOS雙極型管-CMOS管混合邏輯電路，工作速度較快，功耗低，驅(qū)動能力強。超低功耗CMOS功耗極低，適用于電池供電的袖珍設(shè)備。ECL射極耦合邏輯電路，工作速度快，功耗較大。GaAs砷化鎵管邏輯電路，工作速度快，品種少。表1-3各種數(shù)字集成電路性能比較第110頁，共173頁，2023年，2月20日，星期五本章僅對數(shù)字集成電路進行了簡單的介紹，以使讀者建立起關(guān)于半導(dǎo)體邏輯集成電路的基本概念。本書在第8章中對各種系列的數(shù)字集成電路、集成電路的使用方法等進行了詳細而全面的介紹。關(guān)于半導(dǎo)體數(shù)字集成電路特點和應(yīng)用等詳細內(nèi)容，讀者可在第8章中閱讀學(xué)習(xí)。第111頁，共173頁，2023年，2月20日，星期五◆集成門電路的主要技術(shù)參數(shù)想要用好集成門電路就必須了解其外特性，熟悉它們的技術(shù)參數(shù)。集成門電路的主要技術(shù)參數(shù)有：

輸出高電平

VOH一般門電路的輸出高電平VOH

，要比電源電壓VCC或VDD要略低一些。如HCMOS電路，當(dāng)VDD=+4.5V時，其VOH

≧4.4V。

輸出低電平VOL一般門電路的輸出低電平VOL

，約為零點幾伏。如HCMOS電路，當(dāng)VDD=+4.5V時，其VOL≦0.1V。第112頁，共173頁，2023年，2月20日，星期五

輸入高電平電壓

VIH輸入高電平電壓VIH是指在保證輸出狀態(tài)穩(wěn)定條件下，門電路必須施加的輸入高電平數(shù)值。由于半導(dǎo)體器件參數(shù)的離散性，必須規(guī)定參數(shù)VIH

。只要輸入高電平大于等于VIH

，就能保證門電路的輸出狀態(tài)是確定的。VIH是門電路輸入高電平的下限。

輸入低電平電壓VIL輸入低電平電壓VIL是指在保證輸出狀態(tài)穩(wěn)定條件下，門電路必須施加的輸入低電平數(shù)值。第113頁，共173頁，2023年，2月20日，星期五由于半導(dǎo)體器件參數(shù)的離散性，必須規(guī)定參數(shù)VIL

。只要輸入低電平小于等于VIL

，就能保證門電路的輸出狀態(tài)是確定的。VIL是門電路輸入低電平的上限。圖1-16直觀地描述了VIL和VIH的意義。對于一邏輯門電路而言，高于VIH的輸入電壓，即被認為是高電平輸入；低于VIL的輸入電壓，即被認為是低電平輸入。而介于VIL和VIH之間的輸入電壓，屬于沒有定義的電壓范圍。第114頁，共173頁，2023年，2月20日，星期五圖1-16輸入高電平與輸入低電平第115頁，共173頁，2023年，2月20日，星期五

噪聲容限VN邏輯門電路在工作時，不可避免地會受到干擾和噪聲等有害信號的影響。為了保證門電路的正常工作，必須考慮門電路的噪聲容限參數(shù)。我們將多個門電路相互級聯(lián)工作時，前一級的輸出即為后一級的輸入。這時對于后一級來說，輸入高電平的最小值為前一級的輸出高電平最小值VOH(min)；而保證門電路正常工作的輸入高電平下限值，就是電路的輸入高電平電壓VIH。所以，輸入高電平時的噪聲容限為：

VNH=VOH(min)-VIH

（1-15）第116頁，共173頁，2023年，2月20日，星期五當(dāng)輸入低電平時，輸入低電平的最大值為前一級的輸出低電平最大值VOL(max)

；而保證門電路正常工作的輸入低電平上限值，就是電路的輸入低電平電壓VIL。所以，輸入低電平時的噪聲容限為：

VNL=VIL-VOL(max)

（1-16）例如對于TTL標準門電路，VOH(min)=2.5V，VOL(max)=0.4V，VIL=0.8V，VIH=2.0V，所以計算出VNL=0.4V，VNH=0.5V。第117頁，共173頁，2023年，2月20日，星期五噪聲容限示意圖第118頁，共173頁，2023年，2月20日，星期五

扇出系數(shù)

No扇出系數(shù)No是反映集成門電路輸出能力(驅(qū)動能力)的參數(shù)。No是以標準門電路為負載時，門電路所能驅(qū)動門電路的最大數(shù)量值。

最大輸出電流

Io最大輸出電流Io是集成門電路能夠輸出的最大電流值。

Io有高電平輸出電流IoH與低電平輸出電流IoL參數(shù)之分。對于CMOS電路，二者是相同的。對于HCMOS電路，Io約為25mA。對于TTL電路，由于圖騰柱電路的特點，其IoH數(shù)值約為0.4mA，IoL數(shù)值約為8mA。第119頁，共173頁，2023年，2月20日，星期五

平均傳輸延遲時間tpd集成電路中的晶體管從導(dǎo)通變?yōu)榻刂?，或從截止變?yōu)閷?dǎo)通都需要經(jīng)過一定的時間；所以從門電路輸入端加上激勵信號，到輸出端產(chǎn)生相應(yīng)的輸出信號，二者之間會存在一定的時間延遲，如右圖所示。這個延遲時間就是門電路的傳輸延遲時間參數(shù)。輸入信號輸出信號第120頁，共173頁，2023年，2月20日，星期五平均傳輸延遲時間tpd=(tpd1+tpd2)/2是反映集成門電路開關(guān)速度的參數(shù)。tpd

越小門電路的開關(guān)速度越快，反之亦然。第121頁，共173頁，2023年，2月20日，星期五電子電路的開關(guān)速度問題對于BJT晶體管，其PN結(jié)從導(dǎo)通狀態(tài)轉(zhuǎn)變?yōu)榻刂範(fàn)顟B(tài)時，存在著載流子的存儲效應(yīng)。載流子在PN結(jié)的空間電荷區(qū)內(nèi)由堆積到消失，需要一定的時間；反之亦然。對于CMOS晶體管，柵極與源極之間存在電容Ｃgs。因此CMOS晶體管的導(dǎo)通與截止過程伴隨著存在柵極電容的充放電現(xiàn)象，這也是需要花費一定時間的。上述因素就是造成邏輯門電路存在信號傳輸延遲的原因。第122頁，共173頁，2023年，2月20日，星期五例題在下面的電路中，如果數(shù)字集成電路為TTL電路，電阻RL的阻值不能小于多少？如果為HCMOS電路，電阻RL的阻值不能小于多少？第123頁，共173頁，2023年，2月20日，星期五解:(1)當(dāng)電路為TTL集成電路時，其IoH數(shù)值約為0.4mA，IoL數(shù)值約為8mA。按VOH=5V，VOL=0V估算，得：a電路RL≥(5V/0.4mA)=12.5kΩ，b電路RL≥(5V/8mA)=0.625kΩ(2)當(dāng)電路為HCMOS集成電路時，其IoH=IoL,，數(shù)值約為25mA。按VOH=5V，VOL=0V估算，得：a電路和b電路都為：RL≥(5V/25mA)=0.2kΩ。答：對于TTL電路，a電路RL不能小于12.5kΩ，b電路RL不能小于625Ω；對于HCMOS電路，a電路和b電路均為RL不能小于200Ω。第124頁，共173頁，2023年，2月20日，星期五問題什么是邏輯關(guān)系？基本的邏輯關(guān)系有哪幾種？什么是二值邏輯？什么是多值邏輯？什么是正邏輯約定？什么是負邏輯約定？最常用的是哪一種邏輯約定？什么是IEC邏輯符號？什么是特異形邏輯符號？邏輯符號上的信號流向是怎樣的？常見的邏輯集成電路有哪幾種？目前主流的邏輯集成電路是什么？第125頁，共173頁，2023年，2月20日，星期五問題（續(xù)）與TTL電路相比，CMOS(HCMOS)邏輯電路的優(yōu)點有哪些？集成邏輯門電路的主要技術(shù)參數(shù)有哪些？分別是什么含義？門電路的平均傳輸延遲時間與門電路的最高工作頻率有什么關(guān)系？第126頁，共173頁，2023年，2月20日，星期五1.4

邏輯代數(shù)邏輯代數(shù)也稱為布爾（Boolean）代數(shù)，得名于英國數(shù)學(xué)家喬治.布爾。在邏輯代數(shù)中一般用大寫字母A、B、C、D等表示邏輯變量。所謂邏輯變量就是取值可以是邏輯值0或1的變量。我們用“·”表示邏輯“與”運算，用“+”表示邏輯“或”運算，用“ˉ”表示邏輯“非”運算①。用邏輯變量和邏輯運算符組成的表達式稱為邏輯表達式或邏輯函數(shù)。邏輯代數(shù)是一種可以對邏輯關(guān)系進行描述、數(shù)學(xué)運算和化簡的數(shù)學(xué)工具。①第127頁，共173頁，2023年，2月20日，星期五1.4.1真值表真值表是表示邏輯關(guān)系的基本方法之一。其它常用的方法還有：邏輯表達式（邏輯函數(shù)），邏輯電路圖，波形圖，卡諾圖和立方等。真值表就是將輸入變量所有可能的邏輯狀態(tài)列出，然后根據(jù)邏輯關(guān)系的意義，在表中填入輸出變量的函數(shù)值而成。2輸入與邏輯的真值表如表1-4所示。因為每個輸入變量都有2種取值可能，所以共有4種可能的狀態(tài)。第128頁，共173頁，2023年，2月20日，星期五ABA·B000010100111表1-4與門的真值表第129頁，共173頁，2023年，2月20日，星期五表1-5或門的真值表ABCA+B+C00000011010101111001101111011111●

3輸入或邏輯的真值表如表1-5所示。第130頁，共173頁，2023年，2月20日，星期五AA’0110表1-6非門的真值表●

非邏輯的真值表如表1-6所示。第131頁，共173頁，2023年，2月20日，星期五AB(AB)’001011101110表1-7與非門的真值表●

2輸入與非邏輯的真值表如表1-7所示。第132頁，共173頁，2023年，2月20日，星期五AB(A+B)’001010100110表1-8或非門的真值表●

2輸入或非邏輯的真值表如表1-8所示。第133頁，共173頁，2023年，2月20日，星期五ABA⊕B000101011110表1-9異或門的真值表●

異或邏輯的真值表如表1-9所示。第134頁，共173頁，2023年，2月20日，星期五ABA⊙B001010100111表1-10同或門的真值表●

同或邏輯的真值表如表1-10所示。第135頁，共173頁，2023年，2月20日，星期五1.4.2邏輯代數(shù)的基本運算法則1.變量與常量之間的關(guān)系

(1)A+0=A（1-17）

(2)A+1=1（1-18）

(3)A·0=0（1-19）

(4)A·1=A（1-20）2.補律

(1)A+A’=1（1-21）

(2)A·A’=0（1-22）第136頁，共173頁，2023年，2月20日，星期五3.交換律(1)A+B=B+A（1-23）(2)A·B=B·A（1-24）4.結(jié)合律(1)(A+B)+C=A+(B+C)（1-25）(2)(A·B)·C=A·(B·C)（1-26）5.等冪律(1) A+A=A （1-27）(2) A·A=A （1-28）第137頁，共173頁，2023年，2月20日，星期五6.分配律(1)A·(B+C)=A·B+A·C（1-29）(2)A+B·C=(A+B)(A+C)（1-30）注意：式(1-29)與式(1-30)是對偶的。證明：

(A+B)(A+C)=A(A+C)+B(A+C)=AA+AC+BA+BC=A+AC+AB+BC=A(1+C+B)+BC=A+BC第138頁，共173頁，2023年，2月20日，星期五AB(A+B)’A’B’0011010010001100表1-11(A+B)’和A’B’的真值表7.反演律(狄.摩根定律)(A+B)’=A’B’(1-31)(A·B)’=A’+B’(1-32)證明：只要畫出(A+B)’和A’B’的真值表，就可以證明公式(1-31)的成立。第139頁，共173頁，2023年，2月20日，星期五8.吸收律(1)A+A·B=A（1-33）(2)A·(A+B)=A（1-34）注意：式（1-33）與式（1-34）是對偶的。9.非之非律(A’)’=A（1-35）第140頁，共173頁，2023年，2月20日，星期五10.邏輯代數(shù)的代入法則在任何一個邏輯等式中，如果在等式兩邊將所有出現(xiàn)某一變量的地方，都用代以另一式子（函數(shù)），則等式仍然成立，這就是代入法則。例：對于狄.摩根定律(A+B)’=A’B’、(AB)’=A’+B’，用代入法則就可以推出：

(A+B+C+D)’=A’B’C’D’(ABCD)’=A’+B’+C’+D’第141頁，共173頁，2023年，2月20日，星期五11.反演規(guī)則對于任何一個邏輯表達式，如果將Y式中的所有“·”換成為“+”，而所有的“+”換成為“·”；常數(shù)“0”換成為“1”，“1”換成為“0”，A換成為A’，B’換成為B…；同時保持運算的優(yōu)先次序不變（說明：在邏輯表達式中，括號的優(yōu)先級最高，“·”的優(yōu)先級高于“+”的優(yōu)先級），則得到的式子就是Y’。例：Y=f(A,B,C,D)=A+BC+B’D，則Y’=A’(B’+C’)(B+D’)。第142頁，共173頁，2023年，2月20日，星期五12.對偶規(guī)則對于任何一個邏輯表達式，如果將式中的所有“·”換成為“+”，而所有的“+”換成為“·”；常數(shù)“0”換成為“1”，“1”換成為“0”；同時保持運算的優(yōu)先次序不變，所得到的式子稱為原式的對偶式。若兩個式子相等，則它們的對偶式也一定相等。式(1-30)與(1-34)就是這樣的實例。第143頁，共173頁，2023年，2月20日，星期五1.4.3

用邏輯代數(shù)化簡邏輯電路在實際應(yīng)用中，有必要對邏輯表達式進行化簡，因為許多不同的表達式是等價的。采用化簡了的邏輯表達式來構(gòu)成邏輯電路，顯然會大大減少邏輯門的數(shù)目、降低設(shè)計的成本。例如：f(A,B,C)=AB+A’C+BC=AB+A’C可以采用單一種類的門電路為基礎(chǔ)來具體實現(xiàn)某一功能的邏輯電路。如用“與非門”或者“或非門”，以及其它形式的門電路單元來構(gòu)成整個電路?；蛘咭部梢杂貌煌N類的門電路混合而成。第144頁，共173頁，2023年，2月20日，星期五一般地，我們可以采用“與非門”作為構(gòu)成電路的基本單元。首