晶體管的開關(guān)特性基本邏輯門電路

晶體管的開關(guān)特性基本邏輯門電路第1頁(yè)/共27頁(yè)2

ViVoK5VRK斷開----K閉合----可用二極管、三極管、場(chǎng)效應(yīng)管代替Vo=5v輸出高電平Vo=0v輸出低電平3.1.1獲得高低輸出電平的原理電路第2頁(yè)/共27頁(yè)33.1.2、高、低電平的概念電平就是電位，在數(shù)字電路中，人們習(xí)慣于高、低電平一詞來(lái)描述電位的高低。它們表示的都是一定的電壓范圍，而不是一個(gè)固定不變的數(shù)值。高電平的電壓范圍：1.8-5V低電平的電壓范圍：0-0.8V0V5V0.8V1.8V正邏輯10負(fù)邏輯01第3頁(yè)/共27頁(yè)43.2.1晶體二極管的開關(guān)特性

二極管正偏與等效電路–+1kΩ5V(a)(b)–RVcc0.7V++–i+–0.7v3.2半導(dǎo)體二極管邏輯門電路第4頁(yè)/共27頁(yè)5Vcc–R+(b)–5V+0mA–5V+1kΩ(a)

二極管反偏與等效電路第5頁(yè)/共27頁(yè)6tVi0(a)ti0(b)tre

二極管動(dòng)態(tài)電流波形第6頁(yè)/共27頁(yè)7VCC=+5VAFR=2.8KBCABCF00000101001110010111011100000001&ABCFIILIIL=(VCC-0.7)/RIIL

=(5-0.7)/2.8K=1.5mA3.2.2二極管與門電路第7頁(yè)/共27頁(yè)8思考如下問(wèn)題：（1）試問(wèn)IIL，IIL1，IIL2，IIL3其值各為多少？它們之間有何關(guān)系？（設(shè)VCC=5V，UIL=0.3V，UIH=6V）

IIL3IIL2FIIL&IIL1VCC=+5VAFR=2.8KBCIIL1IIL2IIL3IIL&

將幾個(gè)輸入端并聯(lián)使用時(shí)，總的輸入低電平電流與使用單個(gè)輸入端的輸入低電平電流基本相等。IIL=(5-0.7)/2.8（mA）IIL1=

IIL2=

IIL3=IIL/3第8頁(yè)/共27頁(yè)9（2）在下圖中，（設(shè)VCC=5V，UIL=0.3V，UIH=6V）。

F

+6V

&IIHR2.8kΩ

VCC+5VD3D2ABCD1輸入高電平電流IIH=二極管反向飽和電流IIH+6V第9頁(yè)/共27頁(yè)10在下圖中，IIH，IIH1，IIH2，IIH3其值各為多少？它們之間有何關(guān)系？（設(shè)VCC=5V，UIL=0.3V，UIH=6V）。

IIH3FIIHIIH2+6V

&IIH1VCC=+5VAFR=2.8KBC

將幾個(gè)輸入端并聯(lián)使用時(shí)，總的輸入高電平電流將按并聯(lián)輸入端的數(shù)目加倍。IIH1+6VIIH2IIH3第10頁(yè)/共27頁(yè)113.2.3半導(dǎo)體二極管或門電路R=2.8KABCFABCF01110100100001010011011101111111≥1ABCF第11頁(yè)/共27頁(yè)12二極管與門和或門電路的缺點(diǎn)：（2）負(fù)載能力差（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。第12頁(yè)/共27頁(yè)133.4TTL集成邏輯門電路集成電路（Integratedcircuit），簡(jiǎn)稱IC。就是將元器件和連線制作在一個(gè)半導(dǎo)體基片上的完整電路。集成度：一個(gè)芯片內(nèi)含有等效邏輯門的個(gè)數(shù)。小規(guī)模集成電路SSI1-10個(gè)邏輯門/片中規(guī)模集成電路MSI10-100個(gè)邏輯門/片大規(guī)模集成電路LSI大于100個(gè)邏輯門/片超大規(guī)模ICVLSI10000以上個(gè)邏輯門/片所用半導(dǎo)體器件的不同TTL電路MOS電路第13頁(yè)/共27頁(yè)143.4.1晶體三極管的開關(guān)特性1.晶體三極管的工作狀態(tài)截止、放大、飽和iC/mAVCE/V截止區(qū)飽和區(qū)80μA60μA40μA20μAIB=0放大區(qū)0RCRBVCCvivoiBiCb第14頁(yè)/共27頁(yè)15RCRBVCCvivoiBiCb截止：發(fā)射結(jié)、集電結(jié)都反偏vi<0.7viB≈0iC≈0vo

≈

VCC放大：發(fā)射結(jié)正偏、集電結(jié)反偏vo=vce=VCC-iCRCvi>0.7viB>0iC=βiB飽和：發(fā)射結(jié)、集電結(jié)都正偏>0.7viB>0vo=vces≈0.3vβiB>iCviVCE/V截止區(qū)飽和區(qū)80μA60μA40μA20μAIB=0放大區(qū)0第15頁(yè)/共27頁(yè)16iC/mAVCE/V截止區(qū)飽和區(qū)80μA60μA40μA20μAIB=0放大區(qū)0飽和判別條件:iB≥

IBS飽和：ICS(VCC-0.3)/RC臨界飽和：IBS=ICS/RCRBVCCvivoiBiCb-BRBESViV=Bi第16頁(yè)/共27頁(yè)17RCRBVCCvivoiBiCb(a)截止：vi<0.7viB≈0iC≈0vo

≈

VCC放大：vo=vce=VCC

-iCRCvi>0.7viB>0iC=βiB飽和：vi>0.7viB>0vo=vces≈0.3viCS=(VCC

–0.3)/RCiB≥IBS判斷三極管是否飽和的條件IBS=(VCC–0.3)/βRC第17頁(yè)/共27頁(yè)18RCRBVCCvivoiBiCb(a)例1.在所示電路中，若VCC=5V,RC=1kΩ,RB=30kΩ時(shí)，試分析計(jì)算：(1)b=100，試求vi=0V和vi=3V時(shí)的輸出電壓vo

解：vi=0V時(shí),VBE=Vi=0V∴三極管截止,Vo=VCC=5Vvi=3V時(shí),047.011003.05=.-=-=BSICESVCCV=CRbCSIb077.0=307.03-=-BRBESViV=Bi由于：iB>IBS，三極管飽和，所以輸出電壓vo=0.3V第18頁(yè)/共27頁(yè)19(2)若b=50其余條件不變，再求vi=0V和vi=3V時(shí)的輸出電壓vo=?(VCC=5V,RC=1kΩ,RB=30kΩ)解：vi=0V時(shí),Vo=5Vvi=3V時(shí),0.094150=.==BSICESV=CRbCSIb5--CCV3.0077.0=307.03-=BRBESViV=Bi由于：iB<IBS，所以三極管處于放大狀態(tài)-RCRBVCCvivoiBiCb第19頁(yè)/共27頁(yè)20vo=VCC－iCRCiC=biB=50×0.077=3.85mA5v1KΩ？三極管處于放大狀態(tài)時(shí)，vo=?RCRBVCCvivoiBiCb(a)vo=1.15V第20頁(yè)/共27頁(yè)21(3)分析VCC,vi,RB,RC,

b的大小如何變化才有利于三極管的飽和？

飽和條件？iB≥

IBS-=BSICESVCCV=CRbCSIb-BRBESViV=Bi時(shí)有利于三極管飽和。VCCviRBRCbRCRBVCCvivoiBiCb(a)第21頁(yè)/共27頁(yè)222．晶體管的動(dòng)態(tài)特性

tofftonVO00ViRCRBVCCvivoiBiCb(a)ton:開通時(shí)間toff:關(guān)閉時(shí)間第22頁(yè)/共27頁(yè)23R1DR2AF+5V+3V嵌位二極管3.三極管非門uA

uF

3V

0.3V

0V

3.7V

第23頁(yè)/共27頁(yè)24D1D2