附送蘇大arm cortex m4kinetis光盤sd fsl分章閱讀k60rev6ch38pdb中文

38 bleDelay輸入或為DAC的產(chǎn)生提供可編程的間隔。這樣就可以為ADC轉(zhuǎn)換和DAC輸出特8PDB通道PDBADCADC硬件觸發(fā)器和多達8個預輸出支持DMA注意：PDB的數(shù)量的輸入和輸出出發(fā)是與特定有關(guān)的。詳細信息請參閱配置信息。實1．N-總的可用PDB3．M-每個PDB通道的總得可用的觸發(fā)4．m-觸發(fā)號，范圍0～M-5．X-總的DAC內(nèi)部觸發(fā)數(shù)7．Y-總的脈沖輸8．y-脈沖輸出號，范圍0-Y-塊，請參閱配置信息。背靠背的確認連PDB背靠背操作確認連接是與具體有關(guān)的。關(guān)于實現(xiàn)，參考配置DACDAC的外部觸發(fā)輸入連接的實現(xiàn)是與具體有關(guān)的。詳情參考配結(jié)構(gòu)運行模

38-1PDB明，這個觸發(fā)器的輸出都要。。IFTMx器映（十六進制寄存器寬度（位權(quán)章節(jié)/(PDB0 4003計數(shù)器(PDB0R0000中斷延遲寄存器通道n1(PDB0通道n通道n延遲0寄存器通道n延遲1寄存器通道n1(PDB0通道n通道n延遲0寄存器(PDB0通道n延遲1寄存器DAC間隔觸發(fā)器nDAC間隔n寄存器DAC間隔觸發(fā)器n控制 (PDB0DAC間隔n寄存器脈沖輸出n脈沖輸出n狀態(tài)和控制寄存器位19-0中1效。讀為00114-11-0000111101013-IDLY、ChnDlym、INTxPOyDlyLDMODLOCK1后，在緩沖區(qū)的上的值無效且不能被寫入緩沖區(qū)，直到緩沖區(qū)中的模數(shù)寄存器PDBx_MOD位寄位15-重新計數(shù)?？勺x這些位返回的當前周期的PDB有效的內(nèi)部寄存器的值。計數(shù)寄存器 位15-中斷延時寄存器位15-這些位指定計劃的PDB中斷延遲值。它可以被用來計劃在某些時刻PDB周期的有效的內(nèi)部寄存器的值當前的PDB的周期。通道n控制寄存PDBx_CHnC1位描位23-PDBADCMADCPDBADC轉(zhuǎn)換可以觸發(fā)下一組配置和結(jié)果寄存器。在背靠背連接鏈之前，應(yīng)用程序代碼必須僅僅啟用背靠背的在PDB預觸發(fā)操作。0115-軟件觸發(fā)模式且SWTRIG寫1之后，再過一個外設(shè)時鐘周期，預觸發(fā)器會響應(yīng)7-通道n狀態(tài)寄存器PDBx_CHnS位描位23-7-PDBpre-triggerPDBn的轉(zhuǎn)換觸發(fā)一個塊。當一個轉(zhuǎn)換，它由觸發(fā)PDBnpre-triggers的一個是在運行，則新的觸發(fā)器，從PDB通道不能接受相應(yīng)的預觸發(fā)器mERRm]1通道n延時寄存PDBx_CHnDLY0位描位15-閱讀這些位返回是有效的內(nèi)部寄存器的值在當前的PDB周期。通道n延時寄存PDBx_CHnDLY1位描位15-這些位返回的內(nèi)部寄存器的目前PDB周期有效的值。DAC間隔觸發(fā)器控制寄存器 位輸入源或軟件觸發(fā)被選中及SWTRIG置1。1DACDACDAC01位15-DACDACDACINT時DACDAC[1:0]PDB脈沖輸出使能寄存器PDBx_POnEN位描位7-MCUY01脈沖輸出延時寄存器PDBx_POnDLY位描位31-15-PDB預觸發(fā)器和觸發(fā)器輸PDBPDB，時m決定了輸入觸發(fā)開始到預觸發(fā)輸出信號改變的時間。定義如下：ADC相關(guān)。PDBn0MADCADCADC包含M集的配置和結(jié)果寄存器，允許它在-pong方式運行，交替M個不同的模擬之間的轉(zhuǎn)換來源。當預觸發(fā)m被，及設(shè)置m配置和結(jié)果寄存器觸發(fā)ADC轉(zhuǎn)換的時，預觸發(fā)輸出用于指定進行下一個信號的采樣。下面的波形闡明了PDB通道nCHnDLYm寄存器中設(shè)置。預觸發(fā)可以在CHnC1[EN[m]]中使能或38-54當CHnC1[TOS[m]]被時，CHnDLYm寄存器的延時可以選擇為旁路。在這種情況下，當觸發(fā)輸入發(fā)生時，預處理m會在兩個時鐘周期后開始。PDB可以配置為背靠背（B2B）操作模式。B2BADC轉(zhuǎn)換完成B2BCHnC1[BB[m]]m被忽略，預觸發(fā)會在確認m只有收到的2個外設(shè)時鐘周期后開始。ADC轉(zhuǎn)換正在進行而且SC1[COCO]PDBnm不會被PDBn預觸發(fā)和觸發(fā)輸出開始ADC轉(zhuǎn)換時，一個內(nèi)部的與預觸發(fā)相關(guān)的鎖就會被激活。當SC1[COCO]的相應(yīng)位被置位或者相應(yīng)的PDB預觸發(fā)被或者PDB被時，這個鎖被停n的觸發(fā)輸出被抑制。如果當通nCHnS[ERR[m]]相應(yīng)的的SC[PDBEIE]被置位，順序錯誤中斷會產(chǎn)生。因為延時m被設(shè)置得太短而且預mADC轉(zhuǎn)換完成之前觸發(fā)，所以會發(fā)生順序錯誤。當PDB計數(shù)器到達IDLY寄存器的值時，SC[PDBIF]標志會被置位。若SC[PDBIE]被置位且SC[DMAEN]被清除時，PDB會產(chǎn)生中斷。若SC[DMAEN]SC[PDBIF]被置位時，則PDB需要一個DMA傳輸。MOD0SC[CONT]被PDBPDB15Trigger-In014。他們連接到片上或片下源。通過SC[SWTRIG]，PDB可以設(shè)置為軟件觸發(fā)。DAC被清除，當輸入觸發(fā)發(fā)生時，DAC的間隔計數(shù)器x會被重新開始計數(shù)。當間隔xDACINTx寄存器設(shè)置的值時，DAC間隔觸發(fā)x會輸出一個脈寬一個外設(shè)時鐘周期的脈沖來更DACxDACINTCx[EXT]被置位，DAC間隔計數(shù)器會被旁路，而且在檢測到DAC外部輸入觸發(fā)有上升沿之后間隔觸發(fā)器x會輸出一個脈沖。通過清DACINTCx[TOE]可以計數(shù)器和間隔觸發(fā)器。當PDB計數(shù)器歸零時，DAC間隔計數(shù)也會從新開始。歸結(jié)在一起，DAC間隔觸發(fā)脈沖和ADC預觸發(fā)/觸發(fā)脈沖允許DAC更新時間和ADC測量時間非常準確。38-55PDBADC觸發(fā)器和DAC脈沖輸PDB可以輸出寬度可配置的脈沖。當PDB計數(shù)器到達POyDLY[DLY1]的值時，脈沖輸出為高；當計數(shù)器到達POyDLY[DLY2]的值時，脈沖輸出為低。POyDLY[DLY2]可以比POyDLY[DLY1]高，也可以低。PDBADC預觸發(fā)/觸發(fā)輸出和脈沖輸出共享，因此他們有更新延時寄存PDBPDB模寄存器PDB中斷延時寄存器38-56寫1到SC[LDOK]后，直