半導(dǎo)體存儲器

半導(dǎo)體存儲器第一頁，共44頁。7.4存儲器容量的擴(kuò)展7.3隨機存儲器（RAM）7.2只讀存儲器（ROM）7.1概述7.5用存儲器實現(xiàn)組合邏輯函數(shù)第七章半導(dǎo)體存儲器第二頁，共44頁。7.1概述半導(dǎo)體存儲器是能存儲大量二值信息的半導(dǎo)體器件。從存、取功能上分為衡量存儲器性能的重要指標(biāo)：存儲容量和存取速度。只讀存儲器（ROM）優(yōu)點：電路結(jié)構(gòu)簡單，斷電后數(shù)據(jù)不丟失缺點：只適用于存儲固定數(shù)據(jù)的場合隨機存儲器（RAM）從制造工藝上分為雙極型MOS型功耗低，集成度高，適于制作大容量的存儲器DRAM:結(jié)構(gòu)簡單，集成度高，速度低SRAM:集成度低，速度高第三頁，共44頁。7.2只讀存儲器（ROM）7.2.1掩模只讀存儲器(ROM)退出7.2.2可編程只讀存儲器(PROM)7.2.3可擦除的可編程只讀存儲器(EPROM)第四頁，共44頁。存儲容量＝字線數(shù)×位線數(shù)＝2n×b（位）存儲單元地址將輸入的地址代碼譯成相應(yīng)的控制信號，利用控制信號從存儲矩陣中選出指定的單元，并把其中的數(shù)據(jù)送到輸出緩沖器有許多存儲單元（二極管、雙極型三極管或MOS管）排列組成。每個單元存放1位二值代碼（0或1）。每一組存儲單元有一個對應(yīng)的地址代碼。能提高存儲器的帶負(fù)載能力，實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線聯(lián)接7.2.1掩模只讀存儲器(ROM)第五頁，共44頁。地址線位線字線與位線的每個交叉點都是一個存儲單元。交點處接有二極管相當(dāng)于存1，沒接二極管時相當(dāng)于存0。交叉點的數(shù)目=存儲單元數(shù)，存儲容量=(字?jǐn)?shù))×(位數(shù))用二極管制作的ROMW0W1W2W3二極管與門陣列—譯碼器二極管或門陣列—編碼器字線第六頁，共44頁。用MOS工藝制作的ROM用N溝道增強型MOS管代替二極管。字線與位線的每個交叉點處接有MOS管相當(dāng)于存1，沒接MOS管時相當(dāng)于存0。注：接有MOS管的位線由于MOS管導(dǎo)通為低電平，經(jīng)反相緩沖器輸出為高電平。用MOS管構(gòu)成的存儲矩陣第七頁，共44頁。4×4位ROM地址譯碼器存儲體第八頁，共44頁。存儲內(nèi)容未連接的或門對于給定的地址，相應(yīng)一條字線輸出高電平，與該字線相連接的或門輸出為1，輸出為0。第九頁，共44頁。A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0第十頁，共44頁。A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1第十一頁，共44頁。A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1第十二頁，共44頁。A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1第十三頁，共44頁。ROM的簡化畫法地址譯碼器產(chǎn)生了輸入變量的全部最小項存儲體實現(xiàn)了有關(guān)最小項的或運算與陣列固定或陣列可編程連接斷開第十四頁，共44頁。熔絲型PROM的存儲單元7.2.2可編程只讀存儲器(PROM)出廠時所有存儲單元都存入1。編程時先輸入地址代碼，找出要寫入0的單元地址。然后使VCC和選中的字線提高到編程所需要的高電平，同時在編程單元的位線上加入編程脈沖(幅度約20V，持續(xù)時間約幾微秒)，此時寫入放大器AW的輸出為低電平，低內(nèi)阻狀態(tài)，熔絲熔斷。PROM的內(nèi)容一經(jīng)寫入，就不能修改。PROM管的結(jié)構(gòu)原理圖第十五頁，共44頁。7.2.3可擦除的可編程只讀存儲器(PROM)一、EPROM(UVEPROM)—采用疊柵注入MOS管（SIMOS）制作的存儲單元控制柵GC用于控制讀出和寫入。浮置柵Gf用于長期保存注入電荷。1.浮置柵上未注入電荷以前，在控制柵上加入正常高電平電壓，能夠使漏—源之間產(chǎn)生導(dǎo)電溝道，SIMOS導(dǎo)通。2.浮置柵上注入負(fù)電荷以后，必須在控制柵上加入更高電壓才能抵消注入電荷的影響而形成導(dǎo)電溝道，因此在柵極加上正常的高電平信號時SIMOS不會導(dǎo)通。EPROM具有和錄音帶相似的特點：一方面，在停電以后，信息可長期保存；另一方面，當(dāng)不需這些信息時，又可擦去重寫。用紫外線照射進(jìn)行擦除的UVEPROM、用電信號擦除的E2PROM和快閃存儲器(FlashMemory)。第十六頁，共44頁。浮柵上的電荷無放電通路，沒法泄漏。用紫外線照射芯片上的玻璃窗，則形成光電電流，把柵極電子帶回到多晶硅襯底，SIMOS管恢復(fù)到初始的導(dǎo)通狀態(tài)。第十七頁，共44頁。第十八頁，共44頁。二、E2PROM（電信號可擦除的可編程ROM）

前面研究的可擦寫存儲器的缺點是要擦除已存入的信息必須用紫外光照射一定的時間，因此不能用于快速改變儲存信息的場合，用隧道型儲存單元制成的存儲器克服了這一缺點，它稱為電可改寫只讀存儲器E2PROM，即電擦除、電編程的只讀存儲器。它與疊柵型管的不同在于浮柵延長區(qū)與漏區(qū)N之間的交疊處有一個厚度約為80埃的薄絕緣層，稱為隧道區(qū)。浮柵隧道氧化層MOS管存儲管選通管第十九頁，共44頁。三、快閃存儲器（FlashMemory）閃速存儲單元去掉了隧道型存儲單元的選擇管，它不像E2PROM那樣一次只能擦除一個字，而是可以用一個信號，在幾毫秒內(nèi)擦除一大區(qū)段。因此，閃速存儲單元比隧道型存儲單元的芯片結(jié)構(gòu)更簡單、更有效，使用閃速存儲單元制成的PLD器件密度更高。第二十頁，共44頁。閃速存儲單元又稱為快擦快寫存儲單元。Flash工作原理類似于疊柵型存儲單元，但有兩點不同之處：

1.閃速存儲單元源極的區(qū)域Sn+大于漏極的區(qū)域Dn+，兩區(qū)域不是對稱的，使浮柵上的電子進(jìn)行分級雙擴(kuò)散，電子擴(kuò)散的速度遠(yuǎn)遠(yuǎn)大于疊柵型存儲單元；

2.疊柵存儲單元的浮柵到P型襯底間的氧化物層約200埃左右，而閃速存儲單元的氧化物層更薄，約為100埃?？扉W存儲器中的疊柵MOS管快閃存儲器的存儲單元字線位線WiBjVSSGcDS第二十一頁，共44頁。利用雪崩擊穿的方法使浮柵充電(a)讀出狀態(tài)字線位線WiBjVSSGcDS+5V0V若浮置柵上沒有充電，位線上輸出低電平；若浮置柵上充有負(fù)電荷，位線上輸出高電平；+12V(b)寫入（寫1）狀態(tài)字線位線WiBjVSSGcDS+6V0V利用隧道效應(yīng)完成(c)擦除（寫0）狀態(tài)字線位線WiBjVSSGcDS0V+12V第二十二頁，共44頁。7.3隨機存儲器（RAM）特點：工作時可以隨時從任何一個指定地址讀出數(shù)據(jù)，靜態(tài)隨機存儲器(SRAM)優(yōu)點：讀、寫方便，使用靈活。缺點：一旦停電，所存儲的數(shù)據(jù)將隨之消失。也可以隨時將數(shù)據(jù)寫入任何一個指定的存儲單元中。動態(tài)隨機存儲器(DRAM)第二十三頁，共44頁。7.3隨機存儲器（RAM）7.3.1靜態(tài)隨機存儲器(SRAM)退出7.3.2動態(tài)隨機存儲器(DRAM)第二十四頁，共44頁。CS'R/W'由大量存儲單元構(gòu)成的矩陣用以決定訪問哪個字單元讀出及寫入數(shù)據(jù)的通道用以決定芯片是否工作用以決定對被選中的單元是讀還是寫7.3.1靜態(tài)隨機存儲器(SRAM)一、SRAM的結(jié)構(gòu)和工作原理第二十五頁，共44頁。地址的選擇通過地址譯碼器來實現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。256×4RAM存儲矩陣中，256個字需要8位地址碼A7～A0。其中高3位A7～A5用于列譯碼輸入，低5位A4～A0用于行譯碼輸入。A7～A0=00100010時，Y1=1、X2=1，選中X2和Y1交叉的字單元。01000100存儲單元1024個存儲單元排成32行×32列的矩陣第二十六頁，共44頁。10244位RAM（2114）的結(jié)構(gòu)框圖A0A1A2A9A3A4A5A6A7A8I/O0

I/O1

I/O2I/O3CS'R/W'第二十七頁，共44頁。

MOS管可以工作于靜態(tài)，也可以工作于動態(tài)，而雙極型管單元大多工作于靜態(tài)。二、SRAM的靜態(tài)存儲單元六管NMOS靜態(tài)存儲單元RAM中的存儲單元可由雙極型管組成，也可由MOS管組成。T1、T2、T3及T4構(gòu)成SR鎖存器T5及T6是行選（門控）管，是一行中公用的字線T7及T8是列選管，是一列公用的列地址譯碼器的輸出第二十八頁，共44頁。

MOS管可以工作于靜態(tài)，也可以工作于動態(tài)，而雙極型管單元大多工作于靜態(tài)。二、SRAM的靜態(tài)存儲單元六管NMOS靜態(tài)存儲單元

RAM中的存儲單元可由雙極型管組成，也可由MOS管組成。0111數(shù)據(jù)讀出第二十九頁，共44頁。

MOS管可以工作于靜態(tài)，也可以工作于動態(tài)，而雙極型管單元大多工作于靜態(tài)。六管NMOS靜態(tài)存儲單元二、SRAM的靜態(tài)存儲單元

RAM中的存儲單元可由雙極型管組成，也可由MOS管組成。00當(dāng)使能為低電平，寫也為低電平時，三態(tài)門A2將輸入數(shù)據(jù)Di通過T7、T5作用于T3柵極，同時將Di的互補值通過T8及T6作用于T1的柵極，從而使觸發(fā)器按Di翻轉(zhuǎn)，完成寫入。11數(shù)據(jù)寫入D'iDiDi第三十頁，共44頁。二、SRAM的靜態(tài)存儲單元雙極型RAM的靜態(tài)存儲單元六管CMOS靜態(tài)存儲單元第三十一頁，共44頁。集成2kB×8位RAM6116寫入控制端片選端輸出使能端第三十二頁，共44頁。7.3.2動態(tài)隨機存儲器(SRAM)DRAM的基本存儲單元是單個場效應(yīng)管及其極間電容讀出時，為破壞性讀出，使用時需周期性刷新必須配備“讀出再生放大電路”進(jìn)行刷新DRAM一般采用“位結(jié)構(gòu)”存儲體：每個存儲單元存放一位需要8個存儲芯片構(gòu)成一個字節(jié)單元每個字節(jié)存儲單元具有一個地址第三十三頁，共44頁。位擴(kuò)展將地址線、讀／寫線和片選線對應(yīng)地并聯(lián)在一起輸入／輸出（I/O）分開使用作為字的各個位線7.4存儲容量的擴(kuò)展用8片1024×1位RAM擴(kuò)展成1024×8位RAM第三十四頁，共44頁。用4片256×8位RAM擴(kuò)展成1024×8位RAM輸入／輸出（I/O）線并聯(lián)要增加的地址線A8、A9與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端字?jǐn)U展第三十五頁，共44頁。各片RAM電路的地址分配表第三十六頁，共44頁。

ROM電路中的譯碼器的輸出包含了輸入變量全部的最小項，而每一位數(shù)據(jù)輸出又是若干個最小項之和，因而任何形式的組合邏輯函數(shù)均能通過向ROM中寫入相應(yīng)的數(shù)據(jù)來實現(xiàn)。7.5用存儲器實現(xiàn)組合邏輯函數(shù)原理用具有n位輸入地址、m位數(shù)據(jù)輸出的ROM可以獲得一組(最多為n個)任何形式的n變量組合邏輯函數(shù)，只要根據(jù)函數(shù)的形式向ROM中寫入相應(yīng)的數(shù)據(jù)。此原理也適用于RAM。第三十七頁，共44頁。【例7.5.1】用ROM設(shè)計一個八段字符顯示的譯碼器，其真值表為：

第三十八頁，共44頁。例如a的狀態(tài)分別為10011第三十九頁，共44頁。解：將上式化為最小項和的形式得到例2：用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)或第四十頁，共44頁。取4位地址輸入，4位數(shù)據(jù)輸出的16×4位ROM將A、B、C、D4個輸入變量分別接至地址輸入端，按照輸出邏輯函數(shù)的最小項表達(dá)式可以列出ROM存儲矩陣中應(yīng)存入的數(shù)據(jù)表：第四十一頁，共44頁。第四十二頁，共44頁。本節(jié)小結(jié)：隨機存取存儲器（RAM）可以在任意時刻、對任意選中的存儲單元