Memory的可測試性設(shè)計Mbist-新品速遞

精品文檔-下載后可編輯Memory的可測試性設(shè)計Mbist-新品速遞

隨著半導(dǎo)體工藝尺寸不斷縮小，IC設(shè)計的規(guī)模越來越大，高度復(fù)雜的IC產(chǎn)品正面臨著高可靠性、高質(zhì)量、低成本以及更短的產(chǎn)品上市周期等日益嚴(yán)峻的挑戰(zhàn)。一方面隨著半導(dǎo)體工藝尺寸的縮小，嵌入式存儲器可能存在的缺陷類型越來越多；另一方面，隨著IC產(chǎn)品的復(fù)雜度的提高，ROM、RAM、EEPROM在IC產(chǎn)品中的比重越來越大。嵌入式存儲器的可測試設(shè)計技術(shù)包括直接測試、用嵌入式CPU進(jìn)行測試和內(nèi)建自測試技術(shù)(MBIST)。直接測試方法利用自動測試設(shè)備進(jìn)行測試，可以輕易實現(xiàn)多種高質(zhì)量測試算法，但是這種方法存在著一些不足之處，一是在ATE機(jī)上實現(xiàn)的算法越復(fù)雜，對ATE機(jī)存儲器的容量要求越高，測試的費用也就越高；二是在ATE機(jī)上不易實現(xiàn)對嵌入式存儲器的“全速”測試，測試時鐘的工作頻率越高，測試成本越高；三是由于芯片外圍管腳的限制，對芯片內(nèi)大容量嵌入式存儲器進(jìn)行直接測試往往不大現(xiàn)實。利用嵌入式CPU進(jìn)行測試的好處在于不需要對設(shè)計硬件做任何修改，而且測試算法的修改與實現(xiàn)可以通過靈活修改CPU軟件程序完成。但是這種方法也存在缺點，首先是設(shè)計中的CPU并沒有和所有的嵌入式存儲器直接相連，其次編寫或修改軟件程序?qū)崿F(xiàn)測試算法需要耗費大量的人力，另外這種方法還很難對存儲CPU程序的存儲器進(jìn)行測試。MBIST技術(shù)的缺點是增加了芯片的面積并有可能影響芯片的時序特性，然而，隨著存儲器容量的增加，這種方法所增加的芯片面積所占的比例相對很小，而且這種測試技術(shù)還有很多其它技術(shù)優(yōu)勢。首先它可以實現(xiàn)可測性設(shè)計的自動化，自動實現(xiàn)通用存儲器測試算法，達(dá)到高測試質(zhì)量、低測試成本的目的；其次MBIST電路可以利用系統(tǒng)時鐘進(jìn)行“全速”測試，從而覆蓋更多生成缺陷，減少測試時間；它可以針對每一個存儲單元提供自診斷和自修復(fù)功能。此外MBIST的初始化測試向量可以在很低成本的測試設(shè)備上進(jìn)行。所以，從高測試質(zhì)量、低測試成本的角度考慮，MBIST是目前嵌入式存儲器測試設(shè)計的主流技術(shù)。MBIST概述BIST是一種結(jié)構(gòu)性DFT技術(shù)，它將器件的測試結(jié)構(gòu)置于該器件內(nèi)部。BIST結(jié)構(gòu)可以測試多種類型的電路，包括隨機(jī)邏輯器件和規(guī)整的電路結(jié)構(gòu)如數(shù)據(jù)通道、存儲器等。BIST電路視其應(yīng)用對象不同其實現(xiàn)存在顯著差異，但任何類型的BIST都有共同的用途。BIST結(jié)構(gòu)可以針對目標(biāo)電路自動生成各種測試向量，并對輸出響應(yīng)進(jìn)行比較。目標(biāo)電路的類型也呈現(xiàn)多樣化特征，它可以是整個芯片設(shè)計，也可以是設(shè)計模塊或設(shè)計模塊中的某個結(jié)構(gòu)。此外，測試向量生成以及輸出比較電路也可能存在差異。下面我們主要探討MBIST。大型、復(fù)雜電路通常包含多處難以測試的邏輯部分，即使就可測試性的大型設(shè)計而言，也同樣需要耗費大量測試生成時間、占用大量的ATE存儲器和ATE測試時間，所有這些都是非常昂貴，但對于采用ATPG方法進(jìn)行測試而言又是必需的。另外，由于存儲器缺陷類型不同于一般邏輯的缺陷類型，存儲器在較大規(guī)模設(shè)計之中層次較深，ATPG通常不能提供完備的存儲器測試解決方案，而MBIST技術(shù)則可以解決這些問題。BIST能夠在不犧牲檢測質(zhì)量的前提下提供一種存儲器測試解決方案，在很多情況下，BIST結(jié)構(gòu)可以徹底消除或限度減少對外部測試向量生成(以及ATE機(jī)存儲器容量)和測試應(yīng)用時間的需要。設(shè)計人員可以在某設(shè)計內(nèi)部執(zhí)行MBIST電路，并由于MBIST電路鄰近被測試的存儲器而輕易實現(xiàn)全速測試，設(shè)計人員也可以從該設(shè)計的較高層次運行MBIST流程。MBIST電路以某項設(shè)計中的RAM和ROM模型為目標(biāo)。前面已經(jīng)提到，由于存儲器缺陷類型不同于一般邏輯的缺陷類型，所以檢測RAM和ROM不同于檢測隨機(jī)邏輯，MBIST針對檢測RAM和ROM共有的缺陷類型采用了有效的電路和算法。MBIST電路還可以基于各種算法生成多種測試向量，每種測試向量都著重測試一種特定的電路類型或錯誤類型。比較電路具有多種獨特的實現(xiàn)方式，其中包括比較器和標(biāo)簽分析器。存儲器電路模型一般由三個基本模塊組成，分別是地址譯碼器、讀/寫控制邏輯以及存儲單元陣列(圖1)。MBIST架構(gòu)MBIST通常采用一種或多種算法為測試存儲器一種或多種缺陷類型而特別設(shè)計，MBIST電路包括測試向量產(chǎn)生電路、BIST控制電路、響應(yīng)分析器三部分(圖2)。測試向量產(chǎn)生電路可生成多種測試向量，不同的測試算法實現(xiàn)的電路所產(chǎn)生的測試向量內(nèi)容也不同；BIST控制電路通常由狀態(tài)機(jī)實現(xiàn)，控制BIST對存儲器的讀寫操作，響應(yīng)分析器既可以用比較器實現(xiàn)，也可以用壓縮器多輸入移位寄存器(MISR)電路實現(xiàn)，它對照已知正常的存儲器響應(yīng)，比較實際存儲器模型響應(yīng)并檢測器件錯誤。采用比較器實現(xiàn)的MBIST電路如圖3所示，該電路提供兩個標(biāo)志輸出信號tst_done和fail_h通知系統(tǒng)測試進(jìn)程的狀態(tài)和結(jié)果。tst_done在測試結(jié)束時被置為有效狀態(tài)，在測試過程中發(fā)現(xiàn)任何錯誤，fail_h信號即置為有效并保持到測試結(jié)束。采用壓縮器實現(xiàn)的MBIST電路如圖4所示，該電路提供了基于MISR的比較技術(shù)，測試結(jié)束后可以輸出壓縮后的標(biāo)簽寄存器結(jié)果。通常情況下，MBIST電路不僅可以篩選出失效的器件，還能夠自動分析失效的原因，此時測試數(shù)據(jù)同時被用來分析定位存儲器失效的具體地址空間。此外，特殊的MBIST電路還可以提供自診斷和自修復(fù)功能。在MBIST電路中引入內(nèi)建自分析模塊，BIST模塊根據(jù)失效的數(shù)據(jù)和地址等信息輸出相應(yīng)的控制信號R2R1R0，把系統(tǒng)對存儲器失效地址空間的讀寫操作指向用于自修復(fù)冗余設(shè)計。MBIST電路通常還包括BISTCollar模塊，BISTCollar模塊的內(nèi)容包括流水處理電路、掃描旁路電路、多路復(fù)用器電路和MISR電路等，其中掃描旁路電路為常用(圖5)。MBIST實現(xiàn)與EDA工具M(jìn)BIST工具允許設(shè)計人員將更多時間花在設(shè)計工作中，而不是在有關(guān)測試的問題上憂心忡忡。工具已經(jīng)內(nèi)建了開發(fā)存儲器測試和管理BIST電路所必需的知識，其生成的故障診斷電路允許設(shè)計人員對故障數(shù)據(jù)進(jìn)行識別和分析。它可以產(chǎn)生相應(yīng)的testbench，方便對MBIST外圍電路邏輯開展驗證，還可產(chǎn)生相應(yīng)的自動化腳本文件以有助于邏輯綜合的自動化運行。此外對任何EDA工具來說，要想有效工作就必須能夠適應(yīng)設(shè)計者現(xiàn)有的設(shè)計流程，遵循各種行業(yè)標(biāo)準(zhǔn)。MBISTArchitect是Mentor公司提供的MBIST自動化EDA工具。它可以針對一個或多個嵌入式存儲器開發(fā)嵌入式測試電路，自動實現(xiàn)存儲器單元或陣列的RTL級內(nèi)建自測試電路。它支