計(jì)算機(jī)原理第五章存儲(chǔ)器

計(jì)算機(jī)原理第五章存儲(chǔ)器第1頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.1

存儲(chǔ)器概述存儲(chǔ)器是計(jì)算機(jī)中用來(lái)存放程序和數(shù)據(jù)等信息的部件，是計(jì)算機(jī)的主要組成部分之一，存儲(chǔ)器表征了計(jì)算機(jī)的“記憶”功能；存儲(chǔ)器的容量和存取速度是決定計(jì)算機(jī)性能的重要指標(biāo)。存儲(chǔ)器的容量越大，記憶的信息也就越多，計(jì)算機(jī)的功能也就越強(qiáng)；存儲(chǔ)技術(shù)的發(fā)展很大程度上決定計(jì)算機(jī)發(fā)展。第2頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.1.1微型機(jī)存儲(chǔ)器分類按在系統(tǒng)中位置分類（1）內(nèi)部存儲(chǔ)器，簡(jiǎn)稱內(nèi)存，又稱主存儲(chǔ)器，由半導(dǎo)體存儲(chǔ)器構(gòu)成功能：存放當(dāng)前正在使用或經(jīng)常使用的程序或數(shù)據(jù)；特點(diǎn)：CPU通過(guò)總線直接訪問，存取速度快；容量：容量受地址總線位數(shù)限制；存放內(nèi)容：系統(tǒng)軟件（系統(tǒng)引導(dǎo)程序、監(jiān)控程序或操作系統(tǒng)中的ROMBIOS等）以及當(dāng)前要運(yùn)行的應(yīng)用軟件。第3頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.1.1微型機(jī)存儲(chǔ)器分類按在系統(tǒng)中位置分類（2）外部存儲(chǔ)器，簡(jiǎn)稱外存，又稱輔助存儲(chǔ)器，一般由磁或光電介質(zhì)構(gòu)成功能：用來(lái)存放相對(duì)來(lái)說(shuō)不經(jīng)常使用、當(dāng)前不使用或者需要長(zhǎng)期保存的信息；特點(diǎn)：容量大、存取速度慢，CPU不直接對(duì)它進(jìn)行訪問，有專用的設(shè)備（如硬盤驅(qū)動(dòng)器、軟驅(qū)、光驅(qū)等）來(lái)管理；容量：不受限制；存放內(nèi)容：各種程序或數(shù)據(jù)。第4頁(yè)，共66頁(yè)，2023年，2月20日，星期二內(nèi)存與外存的使用由內(nèi)存ROM中的引導(dǎo)程序啟動(dòng)系統(tǒng)；從外存中讀取系統(tǒng)程序和應(yīng)用程序，送到內(nèi)存的RAM中，運(yùn)行程序；程序運(yùn)行的中間結(jié)果放在RAM中，內(nèi)存不夠時(shí)也放在外存中；程序結(jié)束時(shí)將最后結(jié)果存入外部存儲(chǔ)器。第5頁(yè)，共66頁(yè)，2023年，2月20日，星期二存儲(chǔ)器概述微型機(jī)存儲(chǔ)器分類：按在系統(tǒng)中位置：內(nèi)部存儲(chǔ)器、外部存儲(chǔ)器、Cache；按制造工藝：雙極型、MOS、鐵電；易失性：非易失性、易失性；可讀寫性：只讀存儲(chǔ)器(ROM)、可讀寫存儲(chǔ)器；讀寫順序：順序讀寫存儲(chǔ)器、隨機(jī)存儲(chǔ)器(RAM)；動(dòng)態(tài)/靜態(tài)，異步/同步，串行/并行。。。第6頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.1.2存儲(chǔ)器主要性能指標(biāo)1存儲(chǔ)容量(memorysize)

存儲(chǔ)容量是指存儲(chǔ)器芯片中所包含的存儲(chǔ)單元（Memorycell）數(shù)。半導(dǎo)體存儲(chǔ)單元通常以字節(jié)為單位，人們通常說(shuō)的存儲(chǔ)單元都是指的字節(jié)單元。2速度/存取時(shí)間(Accesstime)

存取時(shí)間是存儲(chǔ)器的最重要的性能指標(biāo)，是讀寫存儲(chǔ)器中某一存儲(chǔ)單元所需時(shí)間，一般指存儲(chǔ)器接收到穩(wěn)定地址信號(hào)到完成操作的時(shí)間。3功耗、性價(jià)比。。。第7頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.2隨機(jī)存取存儲(chǔ)器-RAM隨機(jī)存取存儲(chǔ)器-RAM（RandomAccessMemory）特點(diǎn)：能隨機(jī)讀出或?qū)懭肴我獯鎯?chǔ)單元；對(duì)不同存儲(chǔ)單元訪問時(shí)間一樣，區(qū)別于順序讀寫存儲(chǔ)器；斷電后存儲(chǔ)數(shù)據(jù)丟失，區(qū)別于ROM；

5.2.1靜態(tài)RAM：StaticRAM,SRAM；

異步靜態(tài)RAM:asynchronousSRAM;同步靜態(tài)RAM:synchronousSRAM;5.2.2動(dòng)態(tài)RAM：DynamicRAM,DRAM第8頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.2.1靜態(tài)RAM靜態(tài)RAM(SRAM)特點(diǎn)：以雙穩(wěn)態(tài)觸發(fā)器作為基本存儲(chǔ)單元，存取速度快；工藝復(fù)雜、集成度低，容量較?。还南鄬?duì)較大；控制簡(jiǎn)單，不需要刷新；高速緩沖存儲(chǔ)器一般使用SRAM第9頁(yè)，共66頁(yè)，2023年，2月20日，星期二半導(dǎo)體存儲(chǔ)器行列結(jié)構(gòu)第10頁(yè)，共66頁(yè)，2023年，2月20日，星期二靜態(tài)RAM舉例典型的靜態(tài)RAM芯片：2114（1K*4位）6116（2K*8位）6264（8K*8位）62128（16K*8位）62256（32K*8位）第11頁(yè)，共66頁(yè)，2023年，2月20日，星期二62256結(jié)構(gòu)

第12頁(yè)，共66頁(yè)，2023年，2月20日，星期二SRAM-6225662256共有28條引腳，其中有:15根地址線，可訪問215=32768（32K）存儲(chǔ)單元；8根數(shù)據(jù)線以及兩根電源線；有三個(gè)控制引腳控制對(duì)存儲(chǔ)器的讀寫。包括：

CS#片選：低有效，允許對(duì)存儲(chǔ)器讀寫；WE#讀/寫：讀/寫控制信號(hào)，高電平為讀，低電平為寫；OE#輸出使能：在讀存儲(chǔ)器周期中，OE為低電平允許輸出數(shù)據(jù)。第13頁(yè)，共66頁(yè)，2023年，2月20日，星期二SRAM

靜態(tài)存儲(chǔ)器時(shí)序圖對(duì)設(shè)計(jì)者來(lái)說(shuō)最感興趣的是存儲(chǔ)器參數(shù)時(shí)序圖，因?yàn)闀r(shí)序圖描述存儲(chǔ)器讀寫周期中的各控制信號(hào)產(chǎn)生的時(shí)間關(guān)系。系統(tǒng)設(shè)計(jì)者關(guān)心地址總線、數(shù)據(jù)總線和存儲(chǔ)器控制信號(hào)之間的相互關(guān)系。第14頁(yè)，共66頁(yè)，2023年，2月20日，星期二SRAM讀周期時(shí)序圖第15頁(yè)，共66頁(yè)，2023年，2月20日，星期二SRAM寫周期時(shí)序圖

第16頁(yè)，共66頁(yè)，2023年，2月20日，星期二其他形式的靜態(tài)RAM多端口RAM:雙口RAM/四口RAMFIFO:FirstInFirstOutSBSRAM:SynchronousBurstSRAM

第17頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.2.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）DRAM是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的，它將晶體管結(jié)電容的充電狀態(tài)和放電狀態(tài)分別作為1和0；DRAM的基本單元電路簡(jiǎn)單，最簡(jiǎn)單的DRAM單元只需1個(gè)管子構(gòu)成，這使DRAM器件的芯片容量很高，而且功耗低；由于電容會(huì)逐漸放電，所以對(duì)DRAM必須不斷進(jìn)行讀出和再寫入，以使泄放的電荷得到補(bǔ)充，也就是進(jìn)行刷新。一次刷新過(guò)程實(shí)際上就是對(duì)存儲(chǔ)器進(jìn)行一次讀取、放大和再寫入，由于不需要信息傳輸，所以，這個(gè)過(guò)程很快。DRAM本身一般帶有片內(nèi)刷新電路。第18頁(yè)，共66頁(yè)，2023年，2月20日，星期二DRAM結(jié)構(gòu)第19頁(yè)，共66頁(yè)，2023年，2月20日，星期二DRAM的刷新刷新的方法有多種，常用的是“只有行地址有效”的方法。刷新時(shí)，存儲(chǔ)體的列地址無(wú)效，一次選中存儲(chǔ)體中的一行進(jìn)行刷新。具體執(zhí)行時(shí)，每當(dāng)一個(gè)行地址信號(hào)RAS有效選中某一行時(shí)，該行的所有存儲(chǔ)單元都分別和讀出放大電路接通，在定時(shí)時(shí)鐘作用下，讀出放大電路分別對(duì)該行存儲(chǔ)單元進(jìn)行一次讀出、放大和重寫，即進(jìn)行刷新；只要在刷新時(shí)限2ms中對(duì)DRAM系統(tǒng)進(jìn)行逐行選中，就可實(shí)現(xiàn)全面刷新。第20頁(yè)，共66頁(yè)，2023年，2月20日，星期二DRAM

控制器為了實(shí)現(xiàn)刷新，DRAM控制器具有如下功能：時(shí)序功能

DRAM控制器需要按固定的時(shí)序提供行地址選通信號(hào)RAS，為此，用一個(gè)計(jì)數(shù)器產(chǎn)生刷新地址，同時(shí)用一個(gè)刷新定時(shí)器產(chǎn)生刷新請(qǐng)求信號(hào)，以此啟動(dòng)一個(gè)刷新周期，刷新地址和刷新請(qǐng)求信號(hào)聯(lián)合產(chǎn)生行地址選通信號(hào)RAS，每刷新一行，又產(chǎn)生下一個(gè)行地址選通信號(hào)。地址處理功能

DRAM控制器一方面要在刷新周期中順序提供行地址，以保證在2ms中使所有的DRAM單元都被刷新一次，另一方面，要用一個(gè)多路開關(guān)對(duì)地址進(jìn)行切換，因?yàn)檎Ｗx寫時(shí)，行地址和列地址來(lái)自地址總線，刷新時(shí)只有來(lái)自刷新地址計(jì)數(shù)器的行地址而沒有列地址，總線地址則被封鎖。第21頁(yè)，共66頁(yè)，2023年，2月20日，星期二DRAM控制器仲裁功能當(dāng)來(lái)自CPU對(duì)內(nèi)存的正常讀寫請(qǐng)求和來(lái)自刷新電路的刷新請(qǐng)求同時(shí)出現(xiàn)時(shí)，仲裁電路要作出仲裁，原則上，刷新請(qǐng)求優(yōu)先于CPU的讀寫請(qǐng)求。內(nèi)部的“讀寫和刷新的仲裁和切換”電路一方面會(huì)實(shí)現(xiàn)仲裁功能，另一方面完成總線地址和刷新地址之間的切換。第22頁(yè)，共66頁(yè)，2023年，2月20日，星期二DRAM舉例：MT48LC4M32第23頁(yè)，共66頁(yè)，2023年，2月20日，星期二MT48LC4M32第24頁(yè)，共66頁(yè)，2023年，2月20日，星期二MT48LC4M32初始化：Initialization在正常操作之前進(jìn)行；通過(guò)LOADMODEREGISTERcommand對(duì)模式寄存器（ModeRegister）編程；第25頁(yè)，共66頁(yè)，2023年，2月20日，星期二MT48LC4M32命令：Commands第26頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.3

只讀存儲(chǔ)器掩膜ROM:maskprogrammedROM;可編程ROM:ProgrammableROM,PROM;可擦除的PROM:ErasablePROM,

EPROM;電擦除的PROM:ElectricallyErasablePROM,E2PROM/EEPROM;閃爍存儲(chǔ)器FLASH,NORflash/NANDflash;串行EEPROM第27頁(yè)，共66頁(yè)，2023年，2月20日，星期二只讀存儲(chǔ)器ROM掩膜ROM:maskprogrammedROM廠商根據(jù)用戶數(shù)據(jù)刻錄固定數(shù)據(jù)到ROM中；無(wú)法修改。可編程ROM:ProgrammableROM,PROM

用戶按需要一次性寫入數(shù)據(jù)，無(wú)法反復(fù)修改?？芍貜?fù)擦寫的只讀存儲(chǔ)器EPROMEPROM信息的存儲(chǔ)是通過(guò)電荷分布來(lái)決定的，編程過(guò)程就是電荷注入的過(guò)程，編程結(jié)束后撤除電源，但由于絕緣層包圍，注入的電荷無(wú)法泄漏，存儲(chǔ)信息不會(huì)丟失。擦除信息時(shí)，利用紫外線照射芯片上方的石英玻璃窗口，浮柵中的電荷會(huì)形成光電流泄漏，，內(nèi)部的電荷分布被破壞，使電路恢復(fù)為初始狀態(tài)。第28頁(yè)，共66頁(yè)，2023年，2月20日，星期二EPROMINTEL公司的EPROM2716，2732，27128，27256，27512，它們的存儲(chǔ)容量分別為2K、4K、16K、32K、64K，Byte；它們之間的管腳排列有一定兼容性。盡管這些芯片的容量不同但其工作原理及讀寫方式基本相同，下面以INTEL27128為例，介紹EPROM的主要特性。第29頁(yè)，共66頁(yè)，2023年，2月20日，星期二EPROM-27128第30頁(yè)，共66頁(yè)，2023年，2月20日，星期二EPROM第31頁(yè)，共66頁(yè)，2023年，2月20日，星期二EPROM:read第32頁(yè)，共66頁(yè)，2023年，2月20日，星期二EPROM:program第33頁(yè)，共66頁(yè)，2023年，2月20日，星期二EEPROM電可擦除/編程只讀存儲(chǔ)器E2PROME2PROM的工作原理與EPROM類似，它是在EPROM基礎(chǔ)上改進(jìn)而形成一種新技術(shù)產(chǎn)品。E2PROM的擦除不需要專用的擦除器，擦除和編程均可以在線完成。第34頁(yè)，共66頁(yè)，2023年，2月20日，星期二E2PROM以INTEL2816為例說(shuō)明E2PROM的基本特點(diǎn)和應(yīng)用方法。2816的基本特點(diǎn)2816是容量為2K×8bit的電擦除PROM，它的管腳排列與EPROM2716一致。2816的存儲(chǔ)時(shí)間為250ns,可以按字節(jié)為單位進(jìn)行擦除和編程，擦除和編程只用CE#、OE#兩個(gè)信號(hào)來(lái)控制，一個(gè)字節(jié)的擦除時(shí)間為10ms，整片擦除時(shí)間也是10ms，擦除和編程均在線進(jìn)行。第35頁(yè)，共66頁(yè)，2023年，2月20日，星期二E2PROM:2816第36頁(yè)，共66頁(yè)，2023年，2月20日，星期二E2PROM:2816第37頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.4高速緩沖存儲(chǔ)器（Cache）目的：解決高速CPU與主存（DRAM）之間的速度不匹配問題，提高CPU訪問主存、獲取信息的效率。方法：在CPU和主存之間增設(shè)一個(gè)容量不大，但操作速度很高的存儲(chǔ)器--高速緩存。技術(shù)：L1Cache集成在處理器內(nèi)部，時(shí)鐘周期與CPU相同；L2Cache在處理器外部，由SRAM構(gòu)成，時(shí)鐘周期比CPU慢一半或更多。命中率可達(dá)90%以上：90%以上的情況下，可以零等待訪問高速緩沖器中的代碼和數(shù)據(jù)。第38頁(yè)，共66頁(yè)，2023年，2月20日，星期二Cache第39頁(yè)，共66頁(yè)，2023年，2月20日，星期二Cache第40頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.5微型機(jī)系統(tǒng)的存儲(chǔ)器體系結(jié)構(gòu)層次化總體結(jié)構(gòu)：把各種不同速度、不同容量、不同存儲(chǔ)技術(shù)的存儲(chǔ)設(shè)備分為幾層，通過(guò)硬件和管理軟件組成一個(gè)既有足夠大的存儲(chǔ)空間，又能滿足存取速度要求而且價(jià)格適中的整體。內(nèi)部寄存器組－Cache－內(nèi)部存儲(chǔ)器－輔助存儲(chǔ)器內(nèi)存的分區(qū)結(jié)構(gòu)－內(nèi)存分為基本內(nèi)存：00000H～9FFFFH，640KB，DOS系統(tǒng)；高端內(nèi)存：A0000H～FFFFFH，384KB，系統(tǒng)ROM、緩沖區(qū)；擴(kuò)充內(nèi)存：CPU直接尋址范圍之外的物理存儲(chǔ)器，通過(guò)擴(kuò)充內(nèi)存管理軟件EMM來(lái)管理，將其映射到高端內(nèi)存中；擴(kuò)展內(nèi)存：1MB以上可直接訪問的物理存儲(chǔ)器；第41頁(yè)，共66頁(yè)，2023年，2月20日，星期二16位微機(jī)系統(tǒng)的內(nèi)存組織8086有20根地址線，尋址1MB存儲(chǔ)空間00000H～FFFFFH；由兩個(gè)512KB的存儲(chǔ)器組成：奇地址存儲(chǔ)器（高字節(jié)存儲(chǔ)器），與數(shù)據(jù)總線高8位相連；偶地址存儲(chǔ)器（低字節(jié)存儲(chǔ)器），與數(shù)據(jù)總線低8位相連；兩個(gè)存儲(chǔ)器均和地址線A19～A1連接；16位CPU對(duì)存儲(chǔ)器訪問時(shí)，分為按字節(jié)訪問和按字訪問兩種方式。按字節(jié)訪問時(shí)，可只訪問奇地址存儲(chǔ)體，也可只訪問偶地址存儲(chǔ)體。第42頁(yè)，共66頁(yè)，2023年，2月20日，星期二16位微機(jī)系統(tǒng)的內(nèi)存組織第43頁(yè)，共66頁(yè)，2023年，2月20日，星期二16位微機(jī)系統(tǒng)的內(nèi)存組織BHE#作為片選信號(hào)連接奇地址存儲(chǔ)器，A0則作為另一個(gè)片選信號(hào)連接偶地址存儲(chǔ)器。

第44頁(yè)，共66頁(yè)，2023年，2月20日，星期二16位微機(jī)系統(tǒng)的內(nèi)存組織按字訪問時(shí)，有對(duì)準(zhǔn)狀態(tài)和非對(duì)準(zhǔn)狀態(tài)。在對(duì)準(zhǔn)狀態(tài)，1個(gè)字的低8位在偶地址體中，高8位在奇地址體中，這種狀態(tài)下，當(dāng)A0和BHE均為0時(shí)，用1個(gè)總線周期即可通過(guò)D15～D0完成16位的字傳輸。在非對(duì)準(zhǔn)狀態(tài)，1個(gè)字的低8位在奇地址體中，高8位在偶地址體中，此時(shí)，CPU會(huì)自動(dòng)用兩個(gè)總線周期完成16位的字傳輸，第一個(gè)總線周期訪問奇地址體，在D15～D8傳輸?shù)?位數(shù)據(jù)，第二個(gè)總線周期訪問偶地址體，在D7～D0傳輸高8位數(shù)據(jù)。非對(duì)準(zhǔn)狀態(tài)是由于提供的對(duì)字訪問的地址為奇地址造成的。在字訪問時(shí)，CPU把指令提供的地址作為字的起始地址，為了避免這種非對(duì)準(zhǔn)狀態(tài)造成的周期浪費(fèi)，程序員編程時(shí)，應(yīng)盡量用偶地址進(jìn)行字訪問。第45頁(yè)，共66頁(yè)，2023年，2月20日，星期二32位微機(jī)系統(tǒng)的內(nèi)存組織32位微機(jī)系統(tǒng)的內(nèi)存組織體系是在16位微機(jī)系統(tǒng)基礎(chǔ)上擴(kuò)展來(lái)的。32位地址總線可尋址4GB的物理地址空間，地址范圍為0～FFFFFFFFH；分為4個(gè)存儲(chǔ)體，每個(gè)為1GB，4個(gè)存儲(chǔ)體均與32位數(shù)據(jù)總線相連，也均與地址線A31～A2相連；字節(jié)允許信號(hào)BE3～BE0則作為體選信號(hào)分別連接1個(gè)存儲(chǔ)體，當(dāng)某個(gè)字節(jié)允許信號(hào)為有效電平時(shí)，便選中對(duì)應(yīng)的存儲(chǔ)體；4個(gè)存儲(chǔ)體可以組成雙字。雙字中4個(gè)字節(jié)分別對(duì)應(yīng)4個(gè)字節(jié)允許信號(hào)，32位存儲(chǔ)器要滿足對(duì)8位、16位、32位各種不同規(guī)格的數(shù)據(jù)的訪問。第46頁(yè)，共66頁(yè)，2023年，2月20日，星期二32位微機(jī)系統(tǒng)的內(nèi)存組織第47頁(yè)，共66頁(yè)，2023年，2月20日，星期二32位微機(jī)系統(tǒng)的內(nèi)存組織第48頁(yè)，共66頁(yè)，2023年，2月20日，星期二32位微機(jī)系統(tǒng)的內(nèi)存組織在D23～D16或D31～D24上進(jìn)行8位傳輸時(shí)，分別在D7～D0或D15～8上傳輸同樣數(shù)據(jù)，而在D31～D16上進(jìn)行16位傳輸時(shí)，在D15~0上也傳輸同樣數(shù)據(jù)。地址A31～A2選擇雙字的起始地址，此地址應(yīng)該是4的倍數(shù)即0、4、8、……FFFFFFFCH。和16位系統(tǒng)中類似，32位系統(tǒng)中在對(duì)存儲(chǔ)器訪問時(shí)也有對(duì)準(zhǔn)狀態(tài)和非對(duì)準(zhǔn)狀態(tài)。如果用奇地址進(jìn)行字訪問或雙字訪問，或者用不是4的倍數(shù)的地址進(jìn)行雙字訪問，就會(huì)出現(xiàn)非對(duì)準(zhǔn)狀態(tài)，這時(shí)需要用2個(gè)總線周期完成字傳輸或雙字傳輸。第49頁(yè)，共66頁(yè)，2023年，2月20日，星期二5.6存儲(chǔ)器應(yīng)用設(shè)計(jì)存儲(chǔ)容量與總線寬度擴(kuò)展；片選信號(hào)和地址的產(chǎn)生機(jī)制；高速CPU和低速存儲(chǔ)器之間的速度匹配問題；

CPU總線的負(fù)載能力問題－是否需要加總線驅(qū)動(dòng)器；參考教材5.4、6.2相關(guān)內(nèi)容。第50頁(yè)，共66頁(yè)，2023年，2月20日，星期二存儲(chǔ)器的組合與擴(kuò)充（1）存儲(chǔ)寬度擴(kuò)展；（2）存儲(chǔ)深度擴(kuò)充；（3）16位和32位微機(jī)系統(tǒng)的內(nèi)存組織；涉及地址線、數(shù)據(jù)線和控制線的連接。第51頁(yè)，共66頁(yè)，2023年，2月20日，星期二存儲(chǔ)寬度擴(kuò)展:位擴(kuò)展第52頁(yè)，共66頁(yè)，2023年，2月20日，星期二存儲(chǔ)深度擴(kuò)充:字?jǐn)U展第53頁(yè)，共66頁(yè)，2023年，2月20日，星期二地址譯碼在微處理系統(tǒng)，存儲(chǔ)器常常由多片組成，為了訪問其中一個(gè)存儲(chǔ)器，需要對(duì)系統(tǒng)中的高位地址進(jìn)行譯碼產(chǎn)生片選信號(hào)，使選中的存儲(chǔ)器可輸出信號(hào)。當(dāng)某個(gè)存儲(chǔ)器芯片的片選為無(wú)效電平時(shí)，它內(nèi)部數(shù)據(jù)總線驅(qū)動(dòng)器被關(guān)斷，不會(huì)向數(shù)據(jù)總線輸出數(shù)據(jù)，也不會(huì)被寫入數(shù)據(jù)。也適用于IO端口的片選。線選法全譯碼法部分譯碼法混合譯碼法第54頁(yè)，共66頁(yè)，2023年，2月20日，星期二兩個(gè)1K×8存儲(chǔ)器與16位地址相連第55頁(yè)，共66頁(yè)，2023年，2月20日，星期二地址譯碼假定CS是地址線A10—A15的函數(shù)，即CS1=f1(A15,A14,A13,A12,A11,A10),CS2=f2(A15,A14,A13,A12,A11,A10)

假定f1、f2函數(shù)的約束條件是由A15,A14……A10所產(chǎn)生的結(jié)果不允許CS1

和CS2同時(shí)為低電平，這樣可以防止M1和M2之間的競(jìng)爭(zhēng)，使系統(tǒng)存儲(chǔ)器映象中包括兩塊獨(dú)立1KB存儲(chǔ)器。第56頁(yè)，共66頁(yè)，2023年，2月20日，星期二地址譯碼（1）線選法直接用地址線作為片選信號(hào)，不需要片選譯碼器，利用片內(nèi)地址之外的地址線選作為芯片的片選信號(hào)；用在存儲(chǔ)容量小、存儲(chǔ)芯片也較小的系統(tǒng)中；缺點(diǎn)1：整個(gè)存儲(chǔ)器的地址常常不連續(xù)；缺點(diǎn)2：同一單元可對(duì)應(yīng)不同的地址，形成地址重疊；第57頁(yè)，共66頁(yè)，2023年，2月20日，星期二線選法地址譯碼第58頁(yè)，共66頁(yè)，2023年，2月20日，星期二存儲(chǔ)器映象圖第59頁(yè)，共66頁(yè)，2023年，2月20日，星期二地址譯碼（2）全地址譯碼除去用作片內(nèi)譯碼的低位地址后，把全部高位地址進(jìn)行譯碼來(lái)產(chǎn)生片選信號(hào)；用在較大的系統(tǒng)中；提供了對(duì)全部存儲(chǔ)空間的尋址能力；存儲(chǔ)單元地址是唯一的、不存在地址重疊問題；需要較多的譯碼邏輯；第60頁(yè)，共66頁(yè)，2023年，2月20日，星