6-4b數(shù)選+分配+奇偶校驗(yàn)

6-4b數(shù)選+分配+奇偶校驗(yàn)第一頁(yè)，共43頁(yè)。Answerkeyfortheexercise11.F1=((A’+B)·(A+C’))’+ABC’=(A’+B)’+(A+C’)’+ABC’

=AB’+A’C+ABC’

2.Usekarnaughmap.11111第二頁(yè)，共43頁(yè)。Answerkeyfortheexercise11.F1=AB’+A’C+AC’=((AB’+A’C+AC’)’)’=((AB’)’·(A’C)’·(AC’)’)’第三頁(yè)，共43頁(yè)。Answerkeyfortheexercise2F2=(A

B)+(B⊙C)=A’B+AB’+BC+B’C’=A’B+AC+B’C’111111第四頁(yè)，共43頁(yè)。

Reviewoflastclass6.7Multiplexers(MUX)6.7.1StandardMSIMultiplexers第五頁(yè)，共43頁(yè)。6.7Multiplexers

多路復(fù)用器（P432）又稱多路開(kāi)關(guān)、數(shù)據(jù)選擇器（縮寫(xiě)：mux）在選擇控制信號(hào)的作用下，從多個(gè)輸入數(shù)據(jù)中選擇其中一個(gè)作為輸出。ENSELD0Dn-1Y使能選擇n個(gè)b位數(shù)據(jù)源數(shù)據(jù)輸出（b位）bbSb第六頁(yè)，共43頁(yè)。6.7.1StandardMSIMultiplexers

標(biāo)準(zhǔn)MSI多路復(fù)用器74x151---The74x1518-input,1-bitmultiplexer8選1數(shù)據(jù)選擇器(8輸入1位MUX)74x251---8選1數(shù)據(jù)選擇器(8輸入1位MUX)帶三態(tài)輸出74x157---四2選1數(shù)據(jù)選擇器(2輸入4位MUX)74x153---雙4選1數(shù)據(jù)選擇器(4輸入2位MUX)74x253---雙4選1數(shù)據(jù)選擇器(4輸入2位MUX)帶三態(tài)輸出第七頁(yè)，共43頁(yè)。EN_LCBAYY_L1XXX0000000100100011010001010110011101D0D0’D1D1’D2D2’D3D3’D4D4’D5D5’D6D6’D7D7’Truthtablefora74x1518-input,1-bitmultiplexer.ABCP307第八頁(yè)，共43頁(yè)。輸入G_LS1X000100001A2A3A4A1B2B3B4BTruthtablefora74x1572-input,4-bitmultiplexer

輸出1Y2Y3Y4Y1A2A3A4AP435第九頁(yè)，共43頁(yè)。1G_L2G_LBA1Y2Y11XX000000010010001101000101011001111000100110101011001C02C01C12C11C22C21C32C31C001C101C201C30

02C002C102C202C34輸入2位多路復(fù)用器74x153真值表雙4選1AB1G2G第十頁(yè)，共43頁(yè)。6.7.2ExpandingMultiplexers

擴(kuò)展多路復(fù)用器第十一頁(yè)，共43頁(yè)。6.7.2ExpandingMultiplexers

擴(kuò)展多路復(fù)用器例１：擴(kuò)展數(shù)據(jù)輸入端---個(gè)數(shù)如何實(shí)現(xiàn)32個(gè)輸入，1位多路復(fù)用器？數(shù)據(jù)輸入端個(gè)數(shù)由832，需4片74X151如何控制選擇輸入端？——分為：高位＋低位高位＋譯碼器進(jìn)行片選低位接到每片的C,B,A4片輸出用非或門(mén)得最終輸出．ENYYABCD0D7Ｐ437第十二頁(yè)，共43頁(yè)。例２：擴(kuò)展輸入端--位數(shù)如何實(shí)現(xiàn)8輸入，16位多路復(fù)用器？由8輸入1位8輸入16位需要16片74x151，每片處理輸入輸出中的1位選擇端連接到每片的C,B,A注意：選擇端的扇出能力（驅(qū)動(dòng)16個(gè)負(fù)載）ENYYABCD0D7Chapter3第十三頁(yè)，共43頁(yè)。第十四頁(yè)，共43頁(yè)。D0D1D2D3D4D5D6D7A0A1A2Y例3.用雙4選1數(shù)據(jù)選擇器構(gòu)成8選1數(shù)據(jù)選擇器第十五頁(yè)，共43頁(yè)。例4：用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路當(dāng)使能端有效時(shí)，最小項(xiàng)之和ENABCD0D1D2D3D4D5D6D7YY74x151實(shí)現(xiàn)邏輯函數(shù)F=A,B,C(0,1,3,7)CBAVCCF第十六頁(yè)，共43頁(yè)。用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路當(dāng)使能端有效時(shí)，最小項(xiàng)之和ENABCD0D1D2D3D4D5D6D7YY74x151實(shí)現(xiàn)邏輯函數(shù)F=A,B,C,D(0,4,6,14)CBAVCCFD第十七頁(yè)，共43頁(yè)。例5:用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路當(dāng)使能端有效時(shí)，最小項(xiàng)之和實(shí)現(xiàn)邏輯函數(shù)F=A,B,C,D(1,2,4,6,8,9)ABCDFF000D001D’010D’011D’1001101011001110第十八頁(yè)，共43頁(yè)。例5:用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路ABCDFF000D001D’010D’011D’1001101011001110第十九頁(yè)，共43頁(yè)。EXERCISEExercise1RealizethefunctionFwith74X153.F（ABC）=∑ABC(1,2,4,7)Exercise2

realizethefunctionGwith74X151.G=W,X,Y,Z(0,1,3,7,9,13,14)第二十頁(yè)，共43頁(yè)。BA1G1D01D11D21D32G2D02D12D22D3BC5VAAnswerKeyforexercise1F（ABC）=∑m(1,2,4,7)=(m1’·m2’·m4’·m7’)’F第二十一頁(yè)，共43頁(yè)。AnswerKeyforexercise2

realizethefunctionGwith74X151.G=(W,X,Y,Z)(0,1,3,7,9,13,14)ABCDFF0001001Z0100011Z100Z1010110Z111Z’第二十二頁(yè)，共43頁(yè)。YZWX00

01

11

10000111101111111YWX000111100110ZZZZZ’0AnswerKeyforexercise2G=W,X,Y,Z(0,1,3,7,9,13,14)降維：由4維3維第二十三頁(yè)，共43頁(yè)。ENABCD0D1D2D3D4D5D6D7YY74x151VCCYXWFZ利用74x151實(shí)現(xiàn)G=W,X,Y,Z(0,1,3,7,9,13,14)0

2

6

41

3

7

5YWX000111100110ZZZZZ’0說(shuō)明：用具有n位地址輸入端的多路復(fù)用器，可以產(chǎn)生任何形式的輸入變量數(shù)不大于n+1的組合邏輯函數(shù)。AnswerKeyforexercise2第二十四頁(yè)，共43頁(yè)。6.7.3demultiplexer（多路分配器）第二十五頁(yè)，共43頁(yè)。6.7.3demultiplexer

（多路分配器）P284把輸入數(shù)據(jù)送到m個(gè)目的地之一多路復(fù)用器SRCASRCBSRCZ多路分配器BUSDSTADSTBDSTZSRCSELDSTSELDST:destinationSRC:

sourceSEL:select第二十六頁(yè)，共43頁(yè)。利用帶使能端的二進(jìn)制譯碼器作為多路分配器ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138DST0_LDST7_L數(shù)據(jù)輸入

SRCEN_LDSTSEL0DSTSEL1DSTSEL2地址選擇——利用使能端作為數(shù)據(jù)輸入端數(shù)據(jù)輸入SRCEN_L第二十七頁(yè)，共43頁(yè)。6.8Exclusive-ORGatesandGatesandParityCircuit(異或門(mén)和奇偶校驗(yàn)電路)第二十八頁(yè)，共43頁(yè)。ＸＯＲ（異或運(yùn)算）、

ＸＮＯＲ（同或運(yùn)算）AB=(A⊙B)’AB’=A⊙BAB=A⊙B’對(duì)于異或門(mén)、同或門(mén)的任何2個(gè)信號(hào)（輸入或輸出）都取反，而不改變結(jié)果的邏輯功能（P448圖6-69）F=ABABFABFABABFFF=A’B’F=(A’B)’F=(AB’)’第二十九頁(yè)，共43頁(yè)。5.8.2ParityCircuit

奇偶校驗(yàn)電路什么是奇偶校驗(yàn)?奇偶校驗(yàn)位+一組信號(hào)位基本定理：基本概念：使所有的1加起來(lái)為偶數(shù)或奇數(shù),來(lái)檢測(cè)系統(tǒng)的方法稱為奇偶校驗(yàn)法。A0A1…An=

1變量為1的個(gè)數(shù)是奇數(shù)0變量為1的個(gè)數(shù)是偶數(shù)odd-paritycircuit（奇校驗(yàn)電路）如果輸入有奇數(shù)個(gè)1，則輸出為1。even-paritycircuit（偶校驗(yàn)電路）如果輸入有偶數(shù)個(gè)1，則輸出為1。P448第三十頁(yè)，共43頁(yè)。ParityCircuit(P448)Thisiscalledanodd-paritycircuit,becauseitsoutputis1ifanoddnumberofitsinputsare1.Iftheoutputofeithercircuitisinverted,wegetaneven-paritycircuit,whoseoutputis1.Ifanevennumberofitsinputsare1.

第三十一頁(yè)，共43頁(yè)。I1I2I3I4INODD菊花鏈?zhǔn)竭B接I1I2I3I4IMINODD樹(shù)狀連接奇校驗(yàn)電路中的任一輸出反相就得到偶校驗(yàn)電路第三十二頁(yè)，共43頁(yè)。The74x2809-bitparitygenerator9位奇偶校驗(yàn)發(fā)生器74x280（P449圖6－71）ABCDEFGHIEVENODD74x280偶數(shù)個(gè)1時(shí)輸出為1奇數(shù)個(gè)1時(shí)輸出為1第三十三頁(yè)，共43頁(yè)。6.8.4Parity-CheckingApplications用于檢測(cè)代碼在傳輸和存儲(chǔ)過(guò)程中是否出現(xiàn)差錯(cuò)AEVENODD74x280HIAEVENODD74x280HI發(fā)端收端DB[0:7]DB[0:7]ERROR發(fā)端保證有偶數(shù)個(gè)1收端ODD有效表示出錯(cuò)第三十四頁(yè)，共43頁(yè)。ExampleforParity-CheckingApplications對(duì)存儲(chǔ)器D[7:0]WRRDI280輸入端ODDPOUTERRORI=RD.POUT第三十五頁(yè)，共43頁(yè)。對(duì)存儲(chǔ)器D[7:0]WRRDI280輸入端ODDPOUTERROR寫(xiě)入奇數(shù)個(gè)11000I=RD.POUT00奇數(shù)個(gè)1第三十六頁(yè)，共43頁(yè)。對(duì)存儲(chǔ)器D[7:0]WRRDI280輸入端ODDPOUTERROR寫(xiě)入奇數(shù)個(gè)1100奇數(shù)個(gè)110I=RD.POUT1奇數(shù)個(gè)100第三十七頁(yè)，共43頁(yè)。對(duì)存儲(chǔ)器D[7:0]/D0[7:0]WRRDI280輸入端ODDPOUTERROR寫(xiě)入奇數(shù)個(gè)1100奇數(shù)個(gè)110讀出如果數(shù)據(jù)保持奇數(shù)個(gè)1011I=RD.POUT1111奇數(shù)個(gè)1奇數(shù)個(gè)1第三十八頁(yè)，共43頁(yè)。對(duì)存儲(chǔ)器