實驗二半加器全加器

實驗二半加器全加器第1頁，共19頁，2023年，2月20日，星期六1．學(xué)習(xí)用異或門組成二進制半加器和全加器，并測試其功能。2．測試集成4位二進制全加器7483的邏輯功能。3．學(xué)習(xí)用7483構(gòu)成余3碼加法電路。實驗?zāi)康牡?頁，共19頁，2023年，2月20日，星期六1．7400型2輸入端四與非門1塊2．7404型六反相器1塊3．7486型2輸入端四異或門1塊4．7483型4位二進制加法器2塊實驗設(shè)備與器件第3頁，共19頁，2023年，2月20日，星期六7486管腳圖如圖2-2-1所示

圖2-2-17486管腳圖第4頁，共19頁，2023年，2月20日，星期六7483管腳圖如圖2-2-2所示

圖2-2-27483管腳圖第5頁，共19頁，2023年，2月20日，星期六1．1位半加器半加器實現(xiàn)兩個一位二進制數(shù)相加，并且不考慮來自低位的進位。輸入是A和B，輸出是和S和進位CO。半加器的電路圖如圖2-2-3所示。其邏輯表達式是：

圖2-2-3半加器電路圖實驗原理第6頁，共19頁，2023年，2月20日，星期六2．全加器全加器實現(xiàn)1位二進制數(shù)的加法，考慮來自低位的進位，輸入是兩個一位二進制數(shù)A、B和來自低位的進位次CI，輸出是S和向高位的進位CO。邏輯表達式是：第7頁，共19頁，2023年，2月20日，星期六3．4位加法器7483是集成4位二進制加法器，其邏輯功能是實現(xiàn)兩個4位二進制數(shù)相加。輸入是、和來自低位的進位CI，輸出是和向高位的進位CO。第8頁，共19頁，2023年，2月20日，星期六1．復(fù)習(xí)組合邏輯電路的分析方法，閱讀教材中有關(guān)半加器和全加器的內(nèi)容，理解半加器和全加器的工作原理。2．熟悉7486、7483等集成電路的外形和引腳定義。擬出檢查電路邏輯功能的方法。3．熟悉BCD碼、余3碼和二進制碼之間的轉(zhuǎn)換方法。4．根據(jù)實驗內(nèi)容的要求，完成有關(guān)實驗電路的設(shè)計，擬好實驗步驟。5．寫出預(yù)習(xí)報告，設(shè)計好記錄表格。預(yù)習(xí)要求第9頁，共19頁，2023年，2月20日，星期六

1．7486型異或門功能測試

圖2-2-1中任一個異或門進行實驗，輸入端接邏輯開關(guān)，輸出端接LED顯示。將實驗結(jié)果填入表2-2-2中，并判斷功能是否正確，寫出邏輯表達式。表2-2-2異或門輸入、輸出電平關(guān)系數(shù)據(jù)表輸入端輸出端ABY00011011實驗內(nèi)容第10頁，共19頁，2023年，2月20日，星期六2．用異或門構(gòu)成半加器電路如圖2-2-4所示，輸入端接邏輯開關(guān)，輸出端接LED顯示。將實驗結(jié)果填入表2-2-3中，判斷結(jié)果是否正確，寫出和S及進位CO的邏輯表達式。圖2-2-4半加器表2-2-3半加器輸入、輸出電平關(guān)系數(shù)據(jù)表輸入端輸出端ABSCO00011011第11頁，共19頁，2023年，2月20日，星期六3．一位二進制全加器(1)將1位二進制全加器的真值表填入表2-2-4中。(2)寫出和S及進位CO的邏輯表達式。(3)將邏輯表達式化簡成合適的形式，畫出用7486和7400實現(xiàn)的電路圖。(4)搭建電路，驗證結(jié)論的正確性。輸入端輸出端ABCISCO000001010011100101110111表2-2-41位二進制全加器真值表第12頁，共19頁，2023年，2月20日，星期六4．4位二進制加法器7483功能測試電路如圖2-2-5所示，和分別為2個4位二進制數(shù)，令B3B2B1B0=0110，A3A2A1A0接邏輯開關(guān)，輸出端接LED顯示，驗證7483的邏輯功能，將實驗結(jié)果填入表2-2-5中。圖2-2-54位二進制加法器功能測試電路第13頁，共19頁，2023年，2月20日，星期六

CO01100110011001101100010100111011表2-2-54位二進制加法器數(shù)據(jù)表第14頁，共19頁，2023年，2月20日，星期六

*5．二進制加／減運算用7483二進制加法器可以實現(xiàn)加／減運算。運算電路如圖2-2-6所示，它是由7483及四個異或門構(gòu)成。M為加／減控制端，當(dāng)M＝0時，執(zhí)行加法運算；當(dāng)M＝1時，執(zhí)行減法運算。減法運算結(jié)果由FC決定，當(dāng)FC＝1時表示結(jié)果為正，反之結(jié)果為負，輸出是(A—B)的補碼。

自擬實驗表格和數(shù)據(jù)，驗證電路是否正確。第15頁，共19頁，2023年，2月20日，星期六圖2-2-6二進制加／減運算電路第16頁，共19頁，2023年，2月20日，星期六1.寫出一位半加器和一位全加器的邏輯表達式，畫出門電路實現(xiàn)的電路符號圖。2.畫出用7483實現(xiàn)余3碼加法運算的電路圖，并說明電路的原理。3.整理實驗數(shù)據(jù)、圖表，并對實驗結(jié)果進行分析討論。4.總結(jié)組合電路的分析與測試方法。實驗報告要求第17頁，共19頁，2023年，2月20日，星期六1.如何利用7483和門電路實現(xiàn)BCD碼加法運算？2.如何用兩片7483實現(xiàn)8位二進制數(shù)加法運算？3.如何用與非門（7400）接成非門？思考題第18頁，共19頁，20