哈工大電氣考研電氣基礎習題解答 (7)-2023修改整理

千里之行，始于足下。第2頁/共2頁精品文檔推薦哈工大電氣考研電氣基礎習題解答(7)第7章集成邏輯門

7.1對課程內(nèi)容掌握程度的建議

7.2授課的幾點建議

7.2.1標準TTL與非門電路的結(jié)構(gòu)

標準TTL與非門如圖7.1所示，TTL與非門的重點是邏輯關(guān)系、特性曲線和參數(shù)，內(nèi)部電路為曲線和參數(shù)服務，經(jīng)過內(nèi)部電路以便更好地了解曲線和參數(shù)，對集成數(shù)字電路內(nèi)部結(jié)構(gòu)做普通了解。

TTL與非門由三部分組成：輸入級、中間放大級、輸出級。輸出有兩個狀態(tài)：即上止（VT3、VD4截止）下通（VT5導通），輸出低電平，稱為開態(tài)；上通（VT3、VD4導通）下止（VT5截止），輸出高電平，也稱為關(guān)態(tài)。

O

B

AV

5CC=V4

圖7.1標準TTL與非門

在開態(tài)和關(guān)態(tài)時，對電路內(nèi)部電流、電壓的計算別作為重點，從邏輯關(guān)系了解如下邏輯狀態(tài)的轉(zhuǎn)換關(guān)系即可。對開態(tài)有

UA=UB=UIH?→IB1=IB2?→VT2飽和?→VT5飽和?→UOL↓↓↓↑

UB1=2.1V←?UB2=1.4V←?UB5=0.7V└??-┐↓∣UC2=1V?→VT3、VD4截止?┘

對關(guān)態(tài)有

B

A==UUB1B1==UII-

→截止截止52VTVT↓

OH43B3

R2VDVTUII→→=飽和、↓

7.2.2標準TTL與非門電路的特性曲線及參數(shù)

TTL與非門的特性曲線有：uO=f(uI)電壓傳輸特性曲線；

uOL=f(iOL)輸出低電平負載特性曲線；uOH=f(IOH)輸出高電平負載特性曲線；uI=f(R)輸入負載特性曲線。

對TTL邏輯門，這五條特性曲線，輸出低電平負載特性曲線和輸出高電平負載特性曲線是反映輸出端帶負載能力的事情，輸出高電平常，輸出電流，即拉電流是向外流；輸出低電平常，輸出電流，即灌電流是向里流。輸出電流與邏輯門帶負載的能力，工作速度有關(guān)，是重要的特性曲線。輸入特性曲線，反映輸入電壓和輸入電流之間的關(guān)系，當輸入電流向里流時，是高電平輸入電流，此刻那個電流僅微安量級，對電路的妨礙非常??；當輸入電流向外流時，是低電平輸入電流，此刻那個電流對邏輯門的妨礙由輸出低電平負載特性曲線得到反映。關(guān)于CMOS門沒有輸入電流，因此，本書對輸入特性曲線沒有特意介紹。電壓傳輸特性曲線是十分重要的特性曲線，特殊是它與許多參數(shù)關(guān)系緊密，現(xiàn)以電壓傳輸特性曲線為例講明這條曲線與邏輯門功能和參數(shù)之間的關(guān)系。

7.2.2.1uo=f(uI)電壓傳輸特性曲線

電壓傳輸特性曲線是研究在邏輯門的輸入電壓變化時，邏輯門的輸出電壓是怎么變化的。為了了解輸入電壓變化的全貌對輸出電壓的妨礙，因此測量時輸入電壓是延續(xù)變化的。電壓傳輸特性曲線如圖7.2所示。

UUoff/V

Iu

圖7.2電壓傳輸特性曲線

1．與電壓傳輸特性曲線相關(guān)的四個邏輯電平參數(shù)①輸出低電平的最大值UOLMAX②輸入高電平的最小值UOHMIN③輸入低電平的最大值UILMAX④輸入高電平的最小值UIHMIN

關(guān)于中述系列TTL與非門規(guī)定UOLMAX=0.4V、UOHMIN=2.4V、UILMAX=0.8V、UIHMIN=2V。這四個參數(shù)之間的大小關(guān)系反映了邏輯門的噪聲容限，見圖7.3。對輸出高電平，負向干擾只要別小于UIHMIN，電路的邏輯狀態(tài)就不可能改變；對輸出低電平，正向干擾只要別大于UILMIN，電路的邏輯狀態(tài)就不可能改變。明白了這一點UOLMAX、UOHMIN、UILMAX、UIHMIN四個邏輯電平的大學關(guān)系就不可能搞錯。從圖7.3中能夠看出輸出邏輯電平在上下兩端的外側(cè)；輸入邏輯電平在上下兩端的內(nèi)側(cè)。定義

（UILMAX-UOLMAX）為低電平噪聲容限UNL（或△0），（UOHMIN-UIHMIN）為高電平噪聲容限UNH（或△1）。

實際的噪聲容限U’NL=UILMAX-UOL，U’NH=UOH-UIHMIN普通要大一些。

UOLMAX=0.4V

UILMAX=0.8VUOHMIN=2.4V

UIHMIN=2V

UNL

圖7.3邏輯電平和噪聲容限

2．開門電平和關(guān)門電平

從圖7.2還可得到開門電平Uon和關(guān)門電平Uon。開門電平實際是輸入高電平的最小值；而關(guān)門電平實際是輸入低電平的最大值。Uon和Uon與UIHMIN和UILMAX的差不是UIHMIN和UILMAX是思考了噪聲容限和一批集成電路存在分散性往后制定的規(guī)范值，是對整個系列起作用的標準；而Uon和Uon是對一具具體的邏輯門而言，從物理概念上定義的輸入高電平的最小值和輸入低電平的最大值。

3．閾值電壓UT

電壓傳輸特性的過渡區(qū)非常陡，于是能夠以為它所對應的輸入電壓，既是決定VT5管截止和導通的分界線，又是決定輸出高、低電平的分界線。所以，經(jīng)常形象化地把那個電壓叫做閥值電壓或門檻電壓，用UT表示。但是，過渡區(qū)所對應的輸入電壓，實際上有一定的范圍，因此嚴格地說，應當把閾值電壓定義為過渡區(qū)中點所對應的輸入電壓值。

UT是一具非常重要的參數(shù)，關(guān)于大信號變化，在近似分析估算中，常把它作為決定與非門工作狀態(tài)的關(guān)鍵值。當uI＞UT時，就以為高電平輸入，與非門開啟，輸出為低電平UOL；當UI＜UT時，就以為低電平輸入，與非門截止，輸出為高電平UOH。

7.2.2.2輸出負載特性曲線

輸出負載特性曲線包括輸出低電平負載特性曲線和輸出高電平負載特性曲線，如圖7.4所示。

由負載性曲線可得到相關(guān)的參數(shù)如下：

①輸出低電平電流的最大值IOLMAX，依照別同的TTL系列，在幾個毫安至幾十個毫安；②輸出高電平電流的最大值IOHMAX，普通在幾個毫安；電流參數(shù)除IOLMAX和IOHMAX之外，還有

③輸入高電平電流最大值IIHMAX，普通在幾個微安；

④輸入低電平電流最大值IILMAX，普通在一具毫安左右，與此相當?shù)挠休斎攵搪冯娏鱅is。

⑤扇出系數(shù)NO

0.0.0.0.OLMAX

mA

/OLV

/umA

/OHiu1

2

(a)灌電流負載特性曲線(b)輸出高電平負載特性曲線

圖7.4輸出負載特性曲線

扇出系數(shù)NO是描述集成電路帶負載能力的參數(shù)，它的定義式如下ILMAX

OLMAXOIIN=

標準TTL系列，即74TTL系列，NO=10；74LS系列，NO=20。

扇出系數(shù)NO為啥由IOLMAX與IILMAX之比定義？為啥別由IOHMAX與IIHMAX之比定義？這要緊因為IOLMAX電流值較大，是矛盾的要緊方面，在輸入端IILMAX也較IILMAX大。因此，高電平輸出電流最大值的規(guī)范也是按照IOHMAX=NOIIHMAX定義的。例如74LS系列的IIHMAX=20μA，NO=20，因此IOHMAX=NOIIHMAX=20×20=400μA。而實際上IOHMAX要遠比400μA大，這在邏輯門驅(qū)動電容負載時，輸出由低電平向高電平轉(zhuǎn)換時，為了減少上升時刻，就需要較大的驅(qū)動電流，即IOHMAX要大。

7.2.2.3TTL邏輯電路輸入端電阻負載特性曲線

TTL與非門輸入回路的電阻值，對門的狀態(tài)有非常大的妨礙。圖7.5輸入端電阻負載特性曲線。

O

1.

1

2

TΩ

/kiRu

圖7.5輸入端電阻負載特性曲線

1.輸入端接地電平

當輸入端對地短路時（R=0），相當于接低電平，ui=0V，于是uO=UOH。2.輸入端懸空電平

TTL與非門當輸入端開路時（R=∞），輸入端的電流只能流向VT2，相當于接高電平，于是uo=UoL。此刻用萬用表測量輸入端的電壓ui≈1.4V，相當于高電平。3.關(guān)門電阻Roff

隨著R的增加，uI別斷增加，當增加到某一數(shù)值時，R上的壓落達到關(guān)門電平Uoff≈1V時，輸出電壓就要開始從UOH明顯下落，此刻對應的電阻值稱為關(guān)門電阻Roff。當R＜Roff時，與非門處于關(guān)態(tài)。

因關(guān)門電阻Roff的大小與邏輯門內(nèi)部的參數(shù)有關(guān)，加上分散性，關(guān)于別同系列的邏輯門有所差不。關(guān)于74TTL系列，約在1kΩ左右，關(guān)于74LSTTL系列在5kΩ左右。4.開門電阻Ron

假如把與非門IOHMAX輸入端的電阻R接著加大，輸入電壓uI隨之增加，當uI增加到開門電平Uon≈1.4V時，與非門轉(zhuǎn)入開態(tài)，輸出低電平。此刻，對應的電阻值算是開門電阻Ron。當R＞Ron時，與非門處于開態(tài)。關(guān)于別同系列的邏輯門Ron≈2.5kΩ~10kΩ。

7.2.2.4電源參數(shù)和時刻參數(shù)

VCC——電源供電電壓，關(guān)于MOS門，電源符號用VDD；關(guān)于TTL門，用VCC。各種邏輯門的輸出高電平普通接近電源電壓。ICCL——輸出低電平電源電流；ICCH——輸出高電平電源電流；

P0——靜態(tài)功耗。靜態(tài)功耗由下式計算得出P0=0.5（ICCL+ICCH）VCC

間參數(shù)是動態(tài)參數(shù)，別同系列，別同型號差不較大，對邏輯門而言普通分為如下三個時刻參數(shù)。

tPHL——輸出電壓從高電平變化到低電平相關(guān)于輸入電壓變化的延遲時刻；tPLH——輸出電壓從低電平變化到高電平相關(guān)于輸入電壓變化的延遲時刻；tpd——tPHL和tPLH的平均值，它反映了電路傳輸信號的速度。與非門平均傳輸延遲時刻

2

PLH

PHLpdttt+=

7.2.3OC門與三態(tài)門

7.2.3.1OC門

將圖7.1的TTL與非門電路中的VT3、VD4去掉，就得到集電極開路門，如圖7.6所示。關(guān)于OC門要緊講明以下幾個咨詢題：

1.上拉電阻

在使用OC門時,由于VT5的上拉部分VT3、VD4去掉，VT5將別能得到高電平，為此OC門在工作時必須在輸出端與電源之間外接一具電阻，那個電阻稱為上拉電阻。

o

A

B

&

圖7.6OC門電路圖及符號

上拉電阻的確定辦法：

ILOLOLMAXCC

cMINMIIUVR--=，CCOHMIN

cMAXCEXIH

VURNIKI-=+，RcMIN≤Rc≤RcMAX上拉電阻的計算值往往從幾百歐姆到幾百千歐，普通選10kΩ左右，上拉電阻小有利于

減小邏輯門的上升時刻，這時能夠選1kΩ左右，但功耗大一些。

2．OC門輸出端能夠并聯(lián)使用，實現(xiàn)與邏輯

當幾個OC門的輸出端連在一起時，如今兩個門的輸出端連在一起后，只要其中有一具輸出低電平，總的輸出算是低電平，惟獨兩個門都輸出高電平常，總的輸出才是高電平。這相當“與”的邏輯關(guān)系，那個與邏輯關(guān)系是在輸出線上實現(xiàn)的，稱為“線與”。

7.2.3.2三態(tài)門

三態(tài)與非門與普通與非門別同，它的輸出端除了能夠浮現(xiàn)高電平、低電平外，還能夠浮現(xiàn)第三種狀態(tài)——高阻狀態(tài)，或稱禁止狀態(tài)。圖7.7的電路算是一具三態(tài)門電路的實例。那個電路實際上是由兩個與非門加上一具二極管VD組成的，這是TTL三態(tài)與非門的典型電路。

(a)三態(tài)門電路圖(b)邏輯符號(c)使能操縱

圖7.7三態(tài)與非門

在說解三態(tài)門時，強調(diào)解釋高阻狀態(tài)，高阻狀態(tài)輸出端的上下電路都呈現(xiàn)一具無窮大的電阻，即開路，所以，輸出端高阻狀態(tài)能夠明白為輸出端開路。如此十分有利于許多三態(tài)門的輸出端并聯(lián)在一起，接到輸出總線上，三態(tài)門經(jīng)過使能端，采納分時的工作模式，能夠輪流將各自的數(shù)據(jù)輸送到總線上去。這在中、大規(guī)模集成電路的輸出級往往都采納這種工作模式。

7.2.4CMOS門

邏輯門電路有兩大系列的產(chǎn)品，TTL和CMOS系列，由于CMOS系列產(chǎn)品靜態(tài)功耗低，應用越來越廣泛，本章重點放在對COMS電路特點的明白上。

7.2.4.1CMOS反相器

MOS集成電路的進展是速度與功耗這一對矛盾對立統(tǒng)一的過程，最終進展到CMOS集成電路，這一對矛盾得到較好的統(tǒng)一，CMOS集成電路以反相器為基本電路，許多其他的CMOS集成電路電路基本上由CMOS反相器組合而成。

的內(nèi)部結(jié)構(gòu)如圖7.8所示，圖7.9為CMOS門電路電壓傳輸特性曲線，圖7.10為CMOS和TTL邏輯門的邏輯電平，圖7.11為速度功耗曲線。

I

UO

5

43

210

12345

ui(V)

圖7.8CMOS反相器圖7.9CMOS電壓傳輸特性曲線

CMOS電路有許多優(yōu)點，要緊有：

1．靜態(tài)功耗十分弱小，往往惟獨微瓦量級，然而它的動態(tài)功耗，特殊是在工作速度高

o

CC

EN

FZ

AB

10

&

ABF

EN

EN

&

A

BF

的時候別一定比TTL集成電路小。

2．在微功耗的條件下，有較高的工作速度，由圖7.8可知，由于N溝道和P溝道兩只場效應管在靜態(tài)時不可能并且導通，因此P溝道的管子能夠把溝道電阻做的小一些，如此就能夠向電容負載提供較大的驅(qū)動電流，從而使輸出電壓獲得較陡的上升沿。

3．邏輯擺幅大，在相同的供電電壓下，CMOS電路的輸出高電平大于TTL電路的輸出高電平；而CMOS電路的輸出低電平小于TTL電路的輸出低電平。所以在相同的邏輯擺幅條件下，CMOS電路能夠使用更低的電源電壓，為落低功耗和便攜式儀器提供了方便。

4．具有較TTL電路更大的噪聲容限，抗干擾能力更強。

543210

V8.0ILMAX=V4.0OLMAX=DDILMAX2.0V=V

1.0OLMAX=V

2IHMIN=V

7.2OHMIN=DDIHMIN7.0V=V

1.0DDOHMIN-=VV

1.00.2DDNL(HC)-=VU

103

102

10

1.010101010101010101010108

輸入頻率（Hz）

圖7.10CMOS和TTL邏輯門的邏輯電平圖7.11速度功耗曲線

7.2.4.2CMOS傳輸門

CMOS電路別同于TTL電路的是它有所謂CMOS傳輸門，CMOS傳輸門既能夠傳輸數(shù)字信號，又能夠傳輸模擬信號，也稱數(shù)字開關(guān)。CMOS傳輸門具有雙向特性，通常也稱為雙向開關(guān)。CMOS傳輸門具有非常低的導通電阻（幾十歐）和非常高的截止電阻（大于107歐），接近于理想開關(guān)。

CMOS傳輸門能夠作為集成電路輸出級的隔離門，能夠作為多路開關(guān)用于數(shù)據(jù)的采集和選通，用于程序操縱電路的增益操縱，能夠用于操縱電路的零點鎖定，組成開關(guān)矩陣對信號的傳輸方向舉行編程等等，是十分實用的集成電路品種。

習題

【7-1】挑選填空：

1、在數(shù)字電路中，穩(wěn)態(tài)時三極管普通工作在開關(guān)狀態(tài)（放大，開關(guān)）。在圖7.1-1中，若ui0b.

u.RVRibcc

c

-≥07βc.u.RVRibCC

C

-<07β)。在電路中其它參數(shù)不變的條件下，僅Rb減小時，三極管的飽和程度加深（減輕，加深，不變）；僅Rc減小時，飽和程度減輕（減輕，加深，不變），飽和壓降UCES增大(增大，減小，不變)。圖中C的作用是加速（去耦，加速，隔直）。

2、由TTL門組成的電路如圖7.1-2所示，已知它們的輸入短路電流為Iis=1.6mA，高電平輸入漏電流IiH=40μA。試咨詢：當A=B=1時，G1的灌電流（拉，灌）為3.2mA；A=0時，G1的拉電流（拉，灌）為160Aμ。

3

GAB

圖7.1-1圖7.1-2

3、圖7.1-3中示出了某門電路的特性曲線，試據(jù)此確定它的下列參數(shù)：輸出高電平UOH=3V；輸出低電平UOL=0.3V；輸入短路電流IiS=1.4mA；高電平輸入漏電流IiH=0.02mA；閾值電平UT=1.5V；開門電平UON=1.5V；關(guān)門電平UOFF=1.5V；低電平噪聲容限UNL=1.2V；高電平噪聲容限UNH=1.5V；最大灌電流IOLmax=15mA；扇出系數(shù)N=10.

i

1.5V

u

OHui

OL

u

圖7.1-3

4、TTL門電路輸入端懸空時，應視為高電平；（高電平，低電平，別定）此刻如用萬用表測量其電壓，讀數(shù)約為1.4V（3.6V，0V，1.4V）。

5、集電極開路門（OC門）在使用時須在輸出與電源之間接一電阻（輸出與地，輸出與輸入，輸出與電源）。

6、CMOS門電路的特點：靜態(tài)功耗極低（非常大，極低）；而動態(tài)功耗隨著工作頻率的提高而增加（增加，減小，別變）；輸入電阻非常大（非常大，非常小）；噪聲容限高（高，低，等）于TTL門。

7、某TTL反向器的延遲時刻tPLH=15ns，tPHL=10ns。輸入為占空比為50%的方波，該方波的頻率別得高于30MHZ（50MHZ，40MHZ，30MHZ）。

【7-2】如圖7-2(a)所示CMOS電路，已知各輸入波形A、B、C如圖(b)所示。R=10kΩ請畫出輸出F的波形。

A

BC

ABC

(a)(b)

圖7-2題7-2電路圖

解：

當C=0時，輸出端邏輯表達式為F=BA+；當C=1時，F(xiàn)=A，即，F(xiàn)=BA+C+AC。答案見圖7-2(c)。

ABCF

圖7-2(c)例題7-2解答圖

【7-3】電路如圖7-3(a)～(f)所示，試寫出其邏輯函數(shù)的表達式。

圖7-3題7-3圖

解：

F1=A，F(xiàn)2=1，F(xiàn)3=BA+，F(xiàn)4=AB，F(xiàn)5=1，F(xiàn)6=B

【7-4】在下圖7-4（a）所示電路中，G1、G2、G3是LSTTL系列OC門，輸出高電平常的漏電流為IoH≤100μA，輸出低電平常允許的最大汲取電流為IoLmax=8mA，G4、G5、G6是LS系列與非門，它們的輸入與輸出特性如圖（b）所示。已知VCC=5V，試計算外接負載電阻R的范圍。

L

H

(b)(c)(d)

圖7-4題7-4電路圖

解：

iLoLoLmax

CCIMIUV--≤R≤iH

cexoHminCCIKINUV+-

其中M為TTL門的個數(shù)，K為TTL輸入端數(shù)，N為OC門個數(shù)。

02

.031.032

.354.03825.05?

+?-≤

≤?--R

Ω

≤≤Ωk5699R

【7-5】CMOS電路如下圖7-5（a）所示，已知輸入A、B

及操縱端C的電壓波形如圖（b）所示，試畫出F端的波形。

CMOS

1

TTL

2

CMOS

3

TTL

4

6

CMOS

5

(a)

(b)

(c)

(f)(e)