網(wǎng)絡(luò)處理器發(fā)展及其應(yīng)用

網(wǎng)絡(luò)處理器發(fā)展及其應(yīng)用Intel?IXP系列網(wǎng)絡(luò)處理器/sundae_meng報(bào)告提綱網(wǎng)絡(luò)處理器發(fā)展歷程Intel?IXP系列網(wǎng)絡(luò)處理器基于Intel?IXP2400網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)網(wǎng)絡(luò)處理器的應(yīng)用領(lǐng)域報(bào)告提綱網(wǎng)絡(luò)處理器發(fā)展歷程Intel?IXP系列網(wǎng)絡(luò)處理器基于Intel?IXP2400網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)網(wǎng)絡(luò)處理器的應(yīng)用領(lǐng)域路由器的發(fā)展歷程路由器技術(shù)體系的發(fā)展，大致可以劃分為五代：第一代路由器：集中轉(zhuǎn)發(fā)，總線交換

計(jì)算機(jī)插上多塊網(wǎng)絡(luò)接口卡的方式來(lái)實(shí)現(xiàn)。接口卡與CPU之間通過(guò)內(nèi)部總線相連，CPU負(fù)責(zé)所有的事務(wù)處理，包括路由收集、轉(zhuǎn)發(fā)處理、設(shè)備管理等。第二代路由器：集中+分布轉(zhuǎn)發(fā)，接口模塊化，總線交換在網(wǎng)絡(luò)接口卡上進(jìn)行一些智能化處理。大多數(shù)報(bào)文直接通過(guò)業(yè)務(wù)板Cache的路由表進(jìn)行轉(zhuǎn)發(fā)，減少對(duì)總線和CPU的請(qǐng)求。第三代路由器：分布轉(zhuǎn)發(fā)，總線交換

全分布式結(jié)構(gòu)，路由與轉(zhuǎn)發(fā)分離，由主控板負(fù)責(zé)整個(gè)設(shè)備的管理和路由的收集、計(jì)算功能，并將計(jì)算出的轉(zhuǎn)發(fā)表下發(fā)到各業(yè)務(wù)板，各業(yè)務(wù)板則根據(jù)保存的路由轉(zhuǎn)發(fā)表獨(dú)立地進(jìn)行路由轉(zhuǎn)發(fā)。總線技術(shù)也得到了較大的發(fā)展，通過(guò)總線，業(yè)務(wù)板之間的數(shù)據(jù)轉(zhuǎn)發(fā)完全獨(dú)立于主控板，實(shí)現(xiàn)了并行高速處理，使路由器的處理性能成倍提高。路由器的發(fā)展歷程(續(xù))第四代路由器：ASIC分布轉(zhuǎn)發(fā)，網(wǎng)絡(luò)交換

傳統(tǒng)的基于軟件的IP路由器無(wú)法再滿足網(wǎng)絡(luò)的發(fā)展需要。引入ASIC實(shí)現(xiàn)方式，將轉(zhuǎn)發(fā)過(guò)程的所有細(xì)節(jié)全部通過(guò)硬件的方式來(lái)實(shí)現(xiàn)。在交換網(wǎng)上采用了CrossBar或共享內(nèi)存的方式，解決內(nèi)部交換的問(wèn)題，使路由器的性能達(dá)到千兆比特，即早期的千兆交換式路由器GSR(GigabitSwitchRouter)。第五代路由器技術(shù)：網(wǎng)絡(luò)處理器分布轉(zhuǎn)發(fā)，網(wǎng)絡(luò)交換

互聯(lián)網(wǎng)泡沫時(shí)代，出現(xiàn)網(wǎng)絡(luò)無(wú)管理無(wú)法運(yùn)營(yíng)的問(wèn)題、IP地址缺乏問(wèn)題、IP業(yè)務(wù)服務(wù)質(zhì)量問(wèn)題以及IP安全等問(wèn)題，這些問(wèn)題都嚴(yán)重地阻礙著網(wǎng)絡(luò)的進(jìn)一步發(fā)展。業(yè)務(wù)才是網(wǎng)絡(luò)的真正價(jià)值所在，一切技術(shù)都必須圍繞著業(yè)務(wù)。網(wǎng)絡(luò)管理、用戶管理、業(yè)務(wù)管理、MPLS、VPN、可控組播、IP-QoS和流量工程等各種新技術(shù)紛紛出現(xiàn)。IP標(biāo)準(zhǔn)也逐步修改成熟。新技術(shù)的出現(xiàn)和標(biāo)準(zhǔn)化的進(jìn)展對(duì)高速路由器的業(yè)務(wù)功能提出了越來(lái)越高的要求。前四代路由器的發(fā)展焦點(diǎn)集中在路由器的轉(zhuǎn)發(fā)性能上，其最大進(jìn)步均在速度的提升方面?；谶@些問(wèn)題，第四代路由器ASIC技術(shù)的不靈活性、業(yè)務(wù)提供周期長(zhǎng)等缺陷也不可避免地顯現(xiàn)出來(lái)。第五代路由器在硬件體系結(jié)構(gòu)上繼承了第四代路由器的成果，在關(guān)鍵的IP業(yè)務(wù)流程處理上則采用了可編程的、專(zhuān)為IP網(wǎng)絡(luò)設(shè)計(jì)的網(wǎng)絡(luò)處理器技術(shù)。網(wǎng)絡(luò)處理器的出現(xiàn)應(yīng)用需求：流量和用戶的指數(shù)級(jí)增長(zhǎng)動(dòng)態(tài)變化的復(fù)雜協(xié)議和功能靈活的業(yè)務(wù)擴(kuò)展和演進(jìn)策略GPP（GeneralPurposeProcessor）通用目的處理器特點(diǎn)：功能易擴(kuò)展、靈活性好、低成本缺點(diǎn)：性能低、不適合處理高速網(wǎng)絡(luò)流量ASIC（ApplicationSpecificIntegratedCircuit）特點(diǎn)：高性能，硬件形式實(shí)現(xiàn)各種成熟的網(wǎng)絡(luò)功能缺點(diǎn)：設(shè)計(jì)周期長(zhǎng)（18個(gè)月）、靈活性差、費(fèi)用高FPGA（FieldProgrammableGateArray）特點(diǎn)：可以反復(fù)編程、擦除、在外圍電路不動(dòng)用軟件實(shí)現(xiàn)不同功能、一定程度上靈活地?cái)U(kuò)展業(yè)務(wù)處理類(lèi)型。缺點(diǎn)：受技術(shù)限制不成熟ASIP（ApplicationSpecificInstructionProcessor）——NP（NetworkProcessor）特點(diǎn)：由若干微處理器和一些硬件協(xié)處理器組成，并行工作，通過(guò)軟件來(lái)控制處理流程。針對(duì)網(wǎng)絡(luò)應(yīng)用設(shè)計(jì)，對(duì)于一些復(fù)雜的標(biāo)準(zhǔn)操作采用硬件協(xié)處理器來(lái)提高處理性能。可編程、可擴(kuò)展。實(shí)現(xiàn)業(yè)務(wù)靈活性與高性能的有機(jī)結(jié)合。什么是網(wǎng)絡(luò)處理器（NP）網(wǎng)絡(luò)處理器是面向網(wǎng)絡(luò)應(yīng)用領(lǐng)域的應(yīng)用特定指令處理器,是面向數(shù)據(jù)分組處理的、具有體系結(jié)構(gòu)特征和/或特定電路的、軟件可編程器件。通過(guò)靈活的軟件體系提供硬件級(jí)的處理性能是NP的關(guān)鍵特性。在以GPP和ASIC/RSIC為核心的設(shè)備體系結(jié)構(gòu)階段，對(duì)2～3層數(shù)據(jù)處理采用“存儲(chǔ)——轉(zhuǎn)發(fā)”數(shù)據(jù)分組處理模式。隨著網(wǎng)絡(luò)發(fā)展，需要對(duì)2～7層的數(shù)據(jù)分組采用“存儲(chǔ)——處理——轉(zhuǎn)發(fā)”數(shù)據(jù)分組處理模式才能實(shí)現(xiàn)復(fù)雜的QOS、安全控制、負(fù)載均衡等功能模塊。NP的出現(xiàn)，標(biāo)志著設(shè)備對(duì)數(shù)據(jù)分組的處理能力從低層處理過(guò)渡到高層細(xì)化處理。NP技術(shù)為下一代網(wǎng)絡(luò)的核心技術(shù)，其特點(diǎn)是：NP針對(duì)數(shù)據(jù)分組處理，采用優(yōu)化體系結(jié)構(gòu)、專(zhuān)用指令集、硬件單元，滿足高速數(shù)據(jù)分組線速處理要求；具有軟件編程能力，能夠迅速實(shí)現(xiàn)新的標(biāo)準(zhǔn)、服務(wù)、應(yīng)用，滿足網(wǎng)絡(luò)業(yè)務(wù)復(fù)雜多樣化需求，靈活性好；設(shè)備具有軟件升級(jí)能力，滿足用戶設(shè)備硬件投資保護(hù)需求。

網(wǎng)絡(luò)處理器產(chǎn)品AppliedMicroCircuitsCorp(AMCC)仍然是該市場(chǎng)的領(lǐng)先者，AMCC的網(wǎng)絡(luò)處理器產(chǎn)品用于思科和其他的頂級(jí)OEM廠商。IBMPowerNP網(wǎng)絡(luò)處理器CISCOPXF網(wǎng)絡(luò)處理器MotorolaC-PortC-5Chip網(wǎng)絡(luò)處理器IntelIXP網(wǎng)絡(luò)處理器Agere(杰爾系統(tǒng))Vitesse各大廠商的市場(chǎng)占有率報(bào)告提綱網(wǎng)絡(luò)處理器發(fā)展歷程Intel?IXP系列網(wǎng)絡(luò)處理器基于Intel?IXP2400網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)網(wǎng)絡(luò)處理器的應(yīng)用領(lǐng)域Intel?IXP網(wǎng)絡(luò)處理器產(chǎn)品線Intel?IXP4XXProductLineofNetworkProcessors面向家庭、小到中型企業(yè)。嵌入式網(wǎng)絡(luò)設(shè)備。Intel?IXP12XXProductLineofNetworkProcessorsOC-3至OC-12線速處理應(yīng)用。Intel?IXP2XXXProductLineofNetworkProcessors靈活、高性能、可擴(kuò)展的網(wǎng)絡(luò)處理器。最高可滿足OC-192的線速處理。IXP2400網(wǎng)絡(luò)處理器1個(gè)Intel?XScale?Core8個(gè)MicroEngineVersion2（MEv2）1個(gè)DDRSDRAM控制器2個(gè)獨(dú)立的QDRSRAM控制器MSF（MediaandSwitchFabric）接口PCI控制器16K字節(jié)Scratchpad存儲(chǔ)器Hash單元CAP－片內(nèi)控制和狀態(tài)寄存器

XPI－Intel?XScale?core外設(shè)接口IXP2400特點(diǎn)采用多內(nèi)核并行處理器結(jié)構(gòu)：片內(nèi)處理器按任務(wù)分為控制平面處理器和數(shù)據(jù)層面處理器?？刂破矫嫣幚砥魍ǔＸ?fù)責(zé)非實(shí)時(shí)的管理任務(wù)；數(shù)據(jù)平面處理器進(jìn)行實(shí)時(shí)、線速數(shù)據(jù)分組處理。處理器XScal工作在控制平面提供總的控制，處理高層協(xié)議，八個(gè)并行微引擎工作在數(shù)據(jù)平面。微引擎是精簡(jiǎn)的可編程處理器，在入口和出口處線速處理數(shù)據(jù)分組。支持硬件多線程：為了提高網(wǎng)絡(luò)處理器的資源利用率，每個(gè)微引擎還支持四個(gè)或八個(gè)硬件線程。每個(gè)線程都有一套專(zhuān)門(mén)的硬件來(lái)存放上下文（Context），以獲得線程切換的零開(kāi)銷(xiāo)。優(yōu)化指令集，設(shè)計(jì)專(zhuān)用硬件加速處理單元。采用RISC技術(shù)，結(jié)合多級(jí)流水線技術(shù)，大部分指令在一個(gè)時(shí)鐘周期完成。針對(duì)網(wǎng)絡(luò)協(xié)議處理特點(diǎn)，設(shè)置專(zhuān)用硬件加速處理單元，提供專(zhuān)用指令如乘法指令、CRC校驗(yàn)指令、哈希計(jì)算指令、字節(jié)對(duì)齊指令、硬件隊(duì)列與環(huán)操作指令、CAM（ContentAddressingMemory）查找指令、MSF與DRAM間快速通道指令、狀態(tài)判斷與數(shù)據(jù)讀寫(xiě)指令等。IXP2400特點(diǎn)（續(xù)）優(yōu)化的分級(jí)存儲(chǔ)組織和分布式存取。網(wǎng)絡(luò)數(shù)據(jù)處理需要進(jìn)行大量的數(shù)據(jù)分組的接收、存儲(chǔ)、復(fù)制、轉(zhuǎn)發(fā)，存儲(chǔ)操作成為系統(tǒng)開(kāi)銷(xiāo)的一大瓶頸。在微引擎內(nèi)部有大量的不同類(lèi)別的寄存器、本地存儲(chǔ)器、CAM，在微引擎外部有片內(nèi)存儲(chǔ)器Scratchpad。在網(wǎng)絡(luò)處理器外部可以擴(kuò)展大容量的片外存儲(chǔ)器SRAM和SDRAM，SRAM用于存放需要快速查找的各種表結(jié)構(gòu)，SDRAM用于存放數(shù)據(jù)分組信息。模塊可并行訪問(wèn)多種數(shù)據(jù)存儲(chǔ)單元，不同數(shù)據(jù)存儲(chǔ)單元的存取時(shí)間周期差異很大。硬件支持的環(huán)與隊(duì)列操作。網(wǎng)絡(luò)數(shù)據(jù)處理涉及很多隊(duì)列或環(huán)的數(shù)據(jù)結(jié)構(gòu)操作，而入隊(duì)或出隊(duì)操作需要多次訪問(wèn)內(nèi)存，極大地影響數(shù)據(jù)處理分組處理的周期。IXP2400中的SRAM控制器提供了基于SRAM的先入先出隊(duì)列，通過(guò)硬件實(shí)現(xiàn)了環(huán)與隊(duì)列操作。IXP2400外部特性CustomerASICsUtopia1/2/3,POS-PL2/3orCSIX-L1InterfacePCI64-bit/66MHzIXP2400(Ingress)HostCPU(Optional)ATM/POSPHYorEthernetMACFlashClassificationAcceleratorCoProcBusMicro-EngineClusterSlowPortSwitchFabricPortInterfaceUtopia1,2,3SPI–3(POS-PL3)CSIXIXP2400(Egress)FlowControlBusDDRDRAM2.4GB/s2GByteQDRSRAM1.6GB/sx264MBx2IXASWIXP2400外部特性（續(xù)）媒體與交換接口（MSF－MediaandSwitchFabricinterface）連接物理層設(shè)備。連接交換矩陣。支持UTOPIA1/2/3,POS-2，SPI-3(POS-PL3),和CSIX接口標(biāo)準(zhǔn)。存儲(chǔ)器接口2個(gè)QDRSRAM接口（QuadDataRateSRAM）。1個(gè)DDRDRAM接口（DoubleDataRateDRAM）。慢速端口（SlowPorts）連接FlashROM和外部芯片的控制接口。PCI接口64bit/66MHzPCI總線，與主CPU接口。流控制總線（FlowControlBus）使用兩片IXP2400時(shí)，在兩個(gè)NPU間用專(zhuān)用信道傳遞流量控制信息。IXP2400體系結(jié)構(gòu)MEv26MEv27MEv25MEv28Intel?XScale?Core32KIC32KDCRbuf64@128BTbuf64@128BHash64/48/128Scratch16KBQDRSRAM1QDRSRAM2DDRAMGASKETPCI(64b)66MHz32b32b181818187264bSPI3orCSIXE/DQE/DQMEv22MEv23MEv21MEv24CSRs-Fast_wr -UART-Timers -GPIO-BootROM/SlowPortIXP2400MEv2特性MEv2－MicroEngineVersion28個(gè)微引擎分為兩組，每組有專(zhuān)用的命令和數(shù)據(jù)總線。MECluster0和MECluster1。硬件多線程每個(gè)微引擎有4/8個(gè)硬件線程，線程間實(shí)現(xiàn)零開(kāi)銷(xiāo)切換。非搶占多線程（non-preemptive）由微碼指令控制線程間的切換。分布式數(shù)據(jù)存儲(chǔ)可并行訪問(wèn)多種數(shù)據(jù)存儲(chǔ)單元。微引擎內(nèi)部－寄存器，LocalMemory，CAM。微引擎外部－SRAM，SDRAM，Scratchpad。大量的寄存器256GPRs,512Transfer,128NextNeighbor。指令和數(shù)據(jù)分離獲取微碼指令沒(méi)有延遲。128GPRControlStore4KInstructions128GPRLocalMemory640words128NextNeighbor128SXferOut128DXferOutLocalCSRsCRCUnit128SXferIn128DXferInLMAddr1LMAddr0D-Push

BusS-Push

BusD-PullBusS-PullBusToNextNeighborFromNextNeighborA_OperandB_OperandALU_OutP-Random#32-bitExecution

DataPathMultiplyFindfirstbitAdd,shift,logical2per

CTXCRCremainLock0-15StatusandLRULogic(6-bit)TAGs

0-15StatusEntry#CAMTimersTimestampPrevBB_opPrevAA_opMEv2報(bào)告提綱網(wǎng)絡(luò)處理器發(fā)展歷程Intel?IXP系列網(wǎng)絡(luò)處理器基于Intel?IXP2400網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)網(wǎng)絡(luò)處理器的應(yīng)用領(lǐng)域基于NP的典型網(wǎng)絡(luò)系統(tǒng)基于IXP2400實(shí)現(xiàn)的OC-48系統(tǒng)IXF6048FramerIXP2400IngressProcessorIXP2400EgressProcessorSwitch

Fabric

GasketSDRAMQ

D

RSDRAMQD

RDDRSDRAMPacketMemoryQDRSRAMQueues&TablesDDRSDRAMPacketMemory

QDRSRAMQueues&Tables1xOC-48or

4xOC-12OC-48OC48

OC48OC48Q

D

RQ

D

RTCAMClassification

AcceleratorTCAMClassification

AcceleratorHostCPU(IOPoriA)基于IntelIXP網(wǎng)絡(luò)處理器的軟件設(shè)計(jì)控制層面管理層面數(shù)據(jù)層面網(wǎng)絡(luò)設(shè)備軟件的三個(gè)層面數(shù)據(jù)層面。控制層面。管理層面。網(wǎng)絡(luò)設(shè)備軟件的三個(gè)層面數(shù)據(jù)層面包括慢速數(shù)據(jù)通道和快速數(shù)據(jù)通道。快速數(shù)據(jù)通道是由微引擎負(fù)責(zé)處理的數(shù)據(jù)轉(zhuǎn)發(fā)通道，大部分?jǐn)?shù)據(jù)包通過(guò)此通道完成處理與轉(zhuǎn)發(fā)。慢速數(shù)據(jù)通道：由通用RISC核負(fù)責(zé)處理一些例外復(fù)雜的數(shù)據(jù)包，如數(shù)據(jù)包分段、帶擴(kuò)展頭部的數(shù)據(jù)包處理等。控制層面處理各種通信協(xié)議。轉(zhuǎn)發(fā)表和狀態(tài)信息維護(hù)。管理層面安裝配置接口。策略管理接口。系統(tǒng)管理、統(tǒng)計(jì)、計(jì)費(fèi)等。MicroenginePipelineControlPlaneProtocolStackControlPlanePDKCoreComponentsCoreComponentLibraryResourceManagerLibraryMicroblockLibraryProtocolLibraryHardwareAbstractionLibraryMicroblockMicroblockMicroblockUtilityLibraryXScaleCoreMicroengineCLanguage/AssemblyLanguageC/C++LanguageExternalProcessorsIXA軟件框架多微引擎、多線程的并行設(shè)計(jì)基于網(wǎng)絡(luò)處理器成功構(gòu)建一個(gè)網(wǎng)絡(luò)系統(tǒng)的關(guān)鍵在于網(wǎng)絡(luò)處理器軟件系統(tǒng)的設(shè)計(jì)與開(kāi)發(fā)，其核心問(wèn)題就是要軟件系統(tǒng)充分發(fā)揮網(wǎng)絡(luò)處理器靈活性和高性能的特點(diǎn)。網(wǎng)絡(luò)處理器軟件系統(tǒng)實(shí)現(xiàn)的一個(gè)挑戰(zhàn)在于軟件設(shè)計(jì)與網(wǎng)絡(luò)處理器的硬件結(jié)構(gòu)關(guān)系非常緊密，必須面向網(wǎng)絡(luò)處理器的硬件體系結(jié)構(gòu)編程，通過(guò)合理分配和使用網(wǎng)絡(luò)處理器為優(yōu)化數(shù)據(jù)包處理的各種硬件資源，如多處理引擎、專(zhuān)用硬件處理單元、各類(lèi)寄存器、片上內(nèi)存和其它硬件單元，才能得到一個(gè)高性能的系統(tǒng)。通常情況下，在微引擎上運(yùn)行的應(yīng)用軟件包含多個(gè)線程，多個(gè)線程運(yùn)行在多個(gè)微引擎上。需要考慮并行程序設(shè)計(jì)問(wèn)題。如何實(shí)現(xiàn)線速處理？如何保持?jǐn)?shù)據(jù)包的順序？如何在多個(gè)線程間傳遞數(shù)據(jù)包的狀態(tài)？如何實(shí)現(xiàn)數(shù)據(jù)互斥？如何隱藏存儲(chǔ)器訪問(wèn)時(shí)延？如何對(duì)數(shù)據(jù)包進(jìn)行排隊(duì)？IXP2400處理過(guò)程舉例SDHFramerDRAMSRAMMSFDRAMControllerDRAMControllerSRAMControllerSHaCMEMEMEMEMECluster0MEMEMEMEMECluster1XScaleIXP24001,1323124,1151067,8,9IXP2400處理過(guò)程舉例1.SDH設(shè)備接收到一個(gè)packet2.MSF將packet拆分為多個(gè)mpacket，將mpacket寫(xiě)入RBUFElement3.MSF通知Receive_Free_list中等待數(shù)據(jù)的線程4.接收線程根據(jù)RSW將mpacket直接從RBUFElement讀到DRAM，并將mpacket重組為packet5.接收線程將packet放到ScratchpadRing排隊(duì)6.處理線程從ScratchpadRing取出packet7.從DRAM中讀出packet中需要處理的內(nèi)容8.對(duì)數(shù)據(jù)作處理9.處理完的數(shù)據(jù)放到SRAMQueue中排隊(duì)10.發(fā)送線程從SRAMQueue取出數(shù)據(jù)11.將發(fā)送p