共模反饋環(huán)路穩(wěn)定性分析及電路設(shè)計(jì)-設(shè)計(jì)應(yīng)用

精品文檔-下載后可編輯共模反饋環(huán)路穩(wěn)定性分析及電路設(shè)計(jì)-設(shè)計(jì)應(yīng)用0引言

全差分運(yùn)放(fullydifferentialoperation)相對(duì)于單端輸出電路來說，不僅輸出擺幅更大、共模噪聲抑制更好，還能消除高階諧波失真。然而，在高增益運(yùn)放中，輸出共模電平對(duì)器件的特性和失配相當(dāng)敏感，而且不能通過差模反饋來達(dá)到穩(wěn)定。因此，必須額外引入負(fù)反饋機(jī)制，即共模反饋(CMFB)來穩(wěn)定運(yùn)放的共模輸出電平。共模反饋的基本原理是先通過檢測(cè)網(wǎng)絡(luò)得到輸出共模電平Vo_cn，然后將Vo_cn和一個(gè)參考電壓Vcn(一般為電源電壓的一半)相比較，再用得出的誤差信號(hào)來調(diào)節(jié)運(yùn)放的偏置電流，從而達(dá)到使輸出共模信號(hào)穩(wěn)定的目的。這種方式的設(shè)計(jì)要點(diǎn)如下：

(1)共模信號(hào)檢測(cè)應(yīng)具有線性特性；

(2)共模反饋環(huán)路的增益必須盡可能的高；

(3)反饋環(huán)路的帶寬不能小于差模通路(在許多實(shí)際應(yīng)用中，這兩個(gè)帶寬必須一致)；

(4)確保共模環(huán)路穩(wěn)定；

(5)應(yīng)引入保護(hù)機(jī)制，以避免“鎖死狀態(tài)”的出現(xiàn)(輸出保持在電源電壓的情況)。

目前已經(jīng)有了大量關(guān)于差模反饋環(huán)路穩(wěn)定性的理論研究，而對(duì)于共模反饋環(huán)路的研究卻很少?，F(xiàn)有的共模反饋電路的設(shè)計(jì)更多的是通過實(shí)際經(jīng)驗(yàn)、反復(fù)調(diào)試來得到穩(wěn)定環(huán)路。筆者通過對(duì)常用的、采用共模反饋的兩級(jí)運(yùn)放的環(huán)路進(jìn)行穩(wěn)定性分析，明確得出了其穩(wěn)定條件，從而理論化了共模反饋電路的設(shè)計(jì)。然后基于這個(gè)條件，并采用Bi-CMOS工藝設(shè)計(jì)了一種低成本、高穩(wěn)定、匹配好的共模反饋電路。整個(gè)運(yùn)放可應(yīng)用于一款高性能音頻CLASS-D芯片。

1共模反饋環(huán)路分析及穩(wěn)定條件

圖1所示是全差分運(yùn)放的一種典型應(yīng)用電路。該電路*有三個(gè)環(huán)路：差模環(huán)路、共模反饋外環(huán)(結(jié)構(gòu)相同，由R1、R2及運(yùn)放本身構(gòu)成)；以及共模反饋內(nèi)環(huán)(運(yùn)放內(nèi)部自帶)。只有在三個(gè)環(huán)路均穩(wěn)定的條件下，該運(yùn)放才能正常工作。須特別注意的是：對(duì)于兩級(jí)運(yùn)放，共模反饋外環(huán)是一個(gè)正反饋。因?yàn)樾盘?hào)經(jīng)過運(yùn)放內(nèi)部的兩次反相后。共模信號(hào)從Vo反饋到Vi，是同相的，但對(duì)差模信號(hào)則是反相的。實(shí)際應(yīng)用中，運(yùn)放的輸入端可能出現(xiàn)非常大的共模電平（使它是瞬時(shí)的)，這將導(dǎo)致輸入對(duì)管關(guān)斷，輸出電平接近電源電壓。由于此時(shí)差?；芈分袛?，整個(gè)外環(huán)呈現(xiàn)共模正反饋。這就會(huì)使運(yùn)放呈現(xiàn)“鎖死狀態(tài)”。由于這種情況很可能發(fā)生在電路的啟動(dòng)過程。因此，對(duì)于共模環(huán)路的穩(wěn)定性研究很有必要。

圖2所示是采用共模反饋的兩級(jí)運(yùn)放的典型拓?fù)浣Y(jié)構(gòu)。其中Vi_cm、Vo_cm一分別為運(yùn)放的輸入、輸出共模信號(hào)。A1、A2為運(yùn)放的、二級(jí)。一般對(duì)兩級(jí)運(yùn)放多采用密勒補(bǔ)償，使A點(diǎn)為主極點(diǎn)，B點(diǎn)為次主極點(diǎn)。AFB處設(shè)定比較電平Vcm(以下稱之為共模反饋運(yùn)放)；Ab為共模內(nèi)環(huán)與差模級(jí)的相交部分。各子運(yùn)放均為單級(jí)運(yùn)放，并假定它們內(nèi)部的零、極點(diǎn)均遠(yuǎn)遠(yuǎn)大于帶寬。共模反饋信號(hào)通過調(diào)節(jié)運(yùn)放級(jí)的偏置電流，可以達(dá)到穩(wěn)定、二級(jí)輸出共模電平的目的。這個(gè)拓?fù)浣Y(jié)構(gòu)將三個(gè)環(huán)路緊密聯(lián)系起來，其共模環(huán)路完整包括了運(yùn)放的第二級(jí)和運(yùn)放差模通路的主、次極點(diǎn)，而忽略了帶寬外零極點(diǎn)。逐一分析三個(gè)環(huán)路，即可得出其共模環(huán)路的穩(wěn)定條件。

首先分析運(yùn)放本身。其共模反饋內(nèi)環(huán)傳輸函數(shù)ACMFB(s)為：

即可保證在差模開環(huán)穩(wěn)定時(shí)，其共模內(nèi)環(huán)也穩(wěn)定。

繼續(xù)分析由運(yùn)放構(gòu)成的環(huán)路。系數(shù)為β(一般地，β≤1)，那么，輸函數(shù)Adm_loop(s)為：其共模內(nèi)環(huán)也設(shè)運(yùn)放的反饋其差模環(huán)路傳輸函數(shù)Adm_loop（s）為：

即可保證共模外環(huán)的穩(wěn)定。

聯(lián)系式(3)、(5)、(10)，可以得到該拓?fù)浣Y(jié)構(gòu)共模環(huán)路的穩(wěn)定條件如下：

(1)運(yùn)放的差模開環(huán)穩(wěn)定；

(2)AFB(0)、Ab(0)與A1(0)滿足相位相差180°、近似相等：

(3)共模反饋額外引入的極點(diǎn)不影響環(huán)路帶寬。

基于上述條件可見，共模環(huán)路無需額外補(bǔ)償。由于整個(gè)運(yùn)放僅額外引入運(yùn)放AFB，因此成本低、設(shè)計(jì)簡(jiǎn)單，且共模內(nèi)環(huán)帶寬與差模開環(huán)相等、增益相近，故能滿足共模反饋設(shè)計(jì)要點(diǎn)(2)、(3)、(4)。

2低成本高穩(wěn)定的共模反饋電路

圖3是本文所設(shè)計(jì)的兩級(jí)全差分運(yùn)放電路。該電路的共模反饋部分結(jié)構(gòu)新穎、成本低、匹配好，基于圖2的拓?fù)浣Y(jié)構(gòu)，可滿足本文提出的穩(wěn)定條件。圖3中，Iref為基準(zhǔn)電流，兩級(jí)運(yùn)放采用RZ和Cc組成密勒補(bǔ)償，來滿足穩(wěn)定條件(1)。為了減小失調(diào)，運(yùn)放的級(jí)和共模反饋運(yùn)放采用三極管(Q1～Q4)作為輸入對(duì)管。

電路中的Ml、M2分別與Ql、Q2并聯(lián)，其柵極信號(hào)Vb2隨電源電壓的升高而升高，其作用相當(dāng)于在輸入級(jí)增加兩個(gè)比較器。正常工作時(shí)，M1、M2關(guān)斷，Ql、Q2處理信號(hào)，而在電源電壓較低(啟動(dòng)時(shí))以及輸入信號(hào)的共模電平高于Vb2比時(shí)，Q1、Q2關(guān)斷，M1、M2線性導(dǎo)通，以穩(wěn)定環(huán)路各級(jí)共模電平。從而有效避免了電路啟動(dòng)過程鎖死狀態(tài)的出現(xiàn)，滿足了設(shè)計(jì)要點(diǎn)(5)。

共模檢測(cè)電路由電阻Rcs并聯(lián)Ccs來完成。引人后者的目的是在高頻時(shí)既可旁路電阻的寄生電容，又可產(chǎn)生一個(gè)零點(diǎn)。以阻止共模增益的降低，從而滿足設(shè)計(jì)要點(diǎn)(1)。

共模反饋運(yùn)放在Q3、Q4、M10、Mll組成的普通電流鏡結(jié)構(gòu)基礎(chǔ)上，還額外增加了Q5和M9兩個(gè)器件。Q5作為射隨器可將原電流鏡結(jié)構(gòu)中的高阻、大電容輸出結(jié)點(diǎn)分隔為C、D兩點(diǎn)。分隔后，相對(duì)于兩級(jí)運(yùn)放的主、次極點(diǎn)A、B，D點(diǎn)，其電容減小(僅有寄生電容)，而C點(diǎn)阻抗減小(連接Q5的射極)，所以，C、D兩處極點(diǎn)均不影響環(huán)路帶寬，可滿足穩(wěn)定條件(3)。接著比較兩者的增益，其差模級(jí)增益為：

聯(lián)系式(11)、(15)、(16)可見，只需Q1～Q4，M3、M4、M9、M11以及M12～M15尺寸對(duì)應(yīng)

在式(11)～(17)中，rA、rC、VA、VC分別為結(jié)點(diǎn)A、C處的小信號(hào)電阻值和電壓值。

式(17)表明共模環(huán)路增益與差模開環(huán)增益近似相等、相位相差180°，可滿足穩(wěn)定條件(2)。由此，本電路已可同時(shí)滿足本文提出的3個(gè)穩(wěn)定條件以及5個(gè)共模反饋設(shè)計(jì)要點(diǎn)。

傳統(tǒng)的共模反饋運(yùn)放一般采用電流鏡和二極管作為負(fù)載。即使嚴(yán)格按照穩(wěn)定條件進(jìn)行設(shè)計(jì)，由于電路的不匹配(共模反饋運(yùn)放的結(jié)構(gòu)、尺寸與差模級(jí)不相同)，將導(dǎo)致器件的短溝道效應(yīng)相異、工藝失配的差異較大，從而使得共模內(nèi)環(huán)與差模開環(huán)的增益不可避免的存在偏差，因此，傳統(tǒng)電路不能很好的滿足穩(wěn)定條件。

而本文提出的共模反饋運(yùn)放電路匹配高、版圖匹配容易。由式(15)可知，運(yùn)放的右半電路幾乎不影響運(yùn)放的增益，且對(duì)C處偏置電壓的影響也較小(受Q5和M9組成的負(fù)反饋?zhàn)饔?。所以，在平衡條件下，右半部分器件的短溝道效應(yīng)及工藝失配帶來的影響可以忽略。而運(yùn)放的左半邊電路以及尾電流源與差模級(jí)對(duì)應(yīng)匹配，因而其短溝道效應(yīng)也相近。因此只需使這部分器件的版圖采用對(duì)稱放置來設(shè)計(jì)，即可使它們的工藝匹配良好，從而確保電路嚴(yán)格滿足穩(wěn)定條件。

3仿真結(jié)果

本電路的設(shè)計(jì)主要基于TSMC0.5umBiCMOS工藝，電源電壓為6V。所有波形均可在Spectre下仿真所得。仿真結(jié)果表明，在開環(huán)條件下，該運(yùn)放的正、負(fù)端增益相同，相位相差180°，而且電路匹配良好，輸出平衡。圖4所示是該運(yùn)放的共模抑制比(CMRR)特性曲線。由圖可見，在10kHz時(shí)，該電路的CMRR依舊高達(dá)85dB。事實(shí)上，該運(yùn)放已實(shí)際應(yīng)用于一款高性能音頻CLASS—D芯片之中。圖5是其作為積分器處理音頻數(shù)據(jù)的瞬態(tài)仿真波形，其中輸入信號(hào)是3V共模電平，幅度為50mV，頻率為1kHz的正弦信號(hào)。輸出信號(hào)為頻率不變，幅度為3V的余弦信號(hào)，其共模電平穩(wěn)定在3V，從而表明該運(yùn)放工