第三章門電路

第三章門電路第1頁(yè)，共66頁(yè)，2023年，2月20日，星期三補(bǔ)：半導(dǎo)體基礎(chǔ)知識(shí)第2頁(yè)，共66頁(yè)，2023年，2月20日，星期三半導(dǎo)體基礎(chǔ)知識(shí)（1）本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge兩種載流子第3頁(yè)，共66頁(yè)，2023年，2月20日，星期三半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體N型半導(dǎo)體多子：自由電子少子：空穴第4頁(yè)，共66頁(yè)，2023年，2月20日，星期三半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體P型半導(dǎo)體多子：空穴少子：自由電子第5頁(yè)，共66頁(yè)，2023年，2月20日，星期三半導(dǎo)體基礎(chǔ)知識(shí)（3）PN結(jié)的形成空間電荷區(qū)（耗盡層）擴(kuò)散和漂移第6頁(yè)，共66頁(yè)，2023年，2月20日，星期三半導(dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧诱螂妷旱?頁(yè)，共66頁(yè)，2023年，2月20日，星期三半導(dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧臃聪螂妷旱?頁(yè)，共66頁(yè)，2023年，2月20日，星期三半導(dǎo)體基礎(chǔ)知識(shí)（5）PN結(jié)的伏安特性正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)K:波耳茲曼常數(shù)T:熱力學(xué)溫度q:電子電荷第9頁(yè)，共66頁(yè)，2023年，2月20日，星期三3.1概述門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門······門電路中以高/低電平表示邏輯狀態(tài)的1/0第10頁(yè)，共66頁(yè)，2023年，2月20日，星期三獲得高、低電平的基本原理高/低電平都允許有一定的變化范圍第11頁(yè)，共66頁(yè)，2023年，2月20日，星期三正邏輯：高電平表示1，低電平表示0

負(fù)邏輯：高電平表示0，低電平表示1

第12頁(yè)，共66頁(yè)，2023年，2月20日，星期三數(shù)字集成電路的分類1、按所用的半導(dǎo)體器件不同分類雙極型采用雙極型半導(dǎo)體器件作為元件TTL、ECL、I2L其中TTL電路“性價(jià)比“最佳，應(yīng)用最廣.MOS型采用金屬氧化物-半導(dǎo)體場(chǎng)效應(yīng)管作為元件PMOS、NMOS、CMOSCMOS功耗極低，成為主流產(chǎn)品。第13頁(yè)，共66頁(yè)，2023年，2月20日，星期三數(shù)字集成電路的分類2.按集成電路規(guī)模的大小分類SSI邏輯門<10門，元件數(shù)<100個(gè)MSI邏輯門10~99門，元件數(shù)100~999個(gè)LSI邏輯門100~999門，元件數(shù)<104個(gè)VLSI邏輯門>104門，元件數(shù)>105個(gè)第14頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管及晶體管的開(kāi)關(guān)特性

數(shù)字電路中的晶體二極管、三極管和MOS管工作在開(kāi)關(guān)狀態(tài)。

導(dǎo)通狀態(tài)：相當(dāng)于開(kāi)關(guān)閉合

截止?fàn)顟B(tài)：相當(dāng)于開(kāi)關(guān)斷開(kāi)。

邏輯變量←→兩狀態(tài)開(kāi)關(guān)：在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開(kāi)關(guān)有兩種狀態(tài)：閉合、斷開(kāi)。半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件。第15頁(yè)，共66頁(yè)，2023年，2月20日，星期三3.2半導(dǎo)體二極管門電路半導(dǎo)體二極管的結(jié)構(gòu)和外特性（Diode）二極管的結(jié)構(gòu)：

PN結(jié)+引線+封裝構(gòu)成PN第16頁(yè)，共66頁(yè)，2023年，2月20日，星期三3.2半導(dǎo)體二極管門電路二極管的基本特性：?jiǎn)蜗驅(qū)щ娦哉蚱脮r(shí)→二極管導(dǎo)通反向偏置時(shí)→二極管截止二極管的伏安特性圖二極管的伏安特性曲線第17頁(yè)，共66頁(yè)，2023年，2月20日，星期三3.2半導(dǎo)體二極管門電路正向?qū)〞r(shí)UD(ON)≈0.7V（硅）0.3V（鍺）RD≈幾Ω～幾十Ω相當(dāng)于開(kāi)關(guān)閉合圖二極管的伏安特性曲線第18頁(yè)，共66頁(yè)，2023年，2月20日，星期三反向截止時(shí)反向飽和電流極小反向電阻很大（約幾百kΩ）相當(dāng)于開(kāi)關(guān)斷開(kāi)圖二極管的伏安特性曲線第19頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管的伏安特性第20頁(yè)，共66頁(yè)，2023年，2月20日，星期三第21頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管的開(kāi)關(guān)等效電路正向?qū)娮韬驼驅(qū)▔航刀疾荒芎雎缘?2頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管的動(dòng)態(tài)電流波形滯后，等待PN結(jié)內(nèi)部建立起足夠的電荷梯度才開(kāi)始形成擴(kuò)散電流嘗存一些電荷，隨著存儲(chǔ)電荷的消散，反向電流迅速減小。第23頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管與門第24頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管與門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為0第25頁(yè)，共66頁(yè)，2023年，2月20日，星期三分離元件門電路缺點(diǎn)1、體積大、工作不可靠。2、帶負(fù)載能力差。3、各種門的輸入、輸出電平不匹配，電平有偏移。4、只用于IC內(nèi)部電路。第26頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管或門第27頁(yè)，共66頁(yè)，2023年，2月20日，星期三二極管或門設(shè)VCC=5V加到A,B的VIH=3VVIL=0V二極管導(dǎo)通時(shí)VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為0第28頁(yè)，共66頁(yè)，2023年，2月20日，星期三3.3CMOS門電路第29頁(yè)，共66頁(yè)，2023年，2月20日，星期三MOSFET歷史Atalla1960年，美國(guó)貝爾實(shí)驗(yàn)室Kahng和Atalla成功地研制出第一只MOSFET.優(yōu)勢(shì)噪聲系數(shù)小制造成本低廉

功耗小體積小集成度高輸入阻抗高第30頁(yè)，共66頁(yè)，2023年，2月20日，星期三MOSFET的應(yīng)用微處理器半導(dǎo)體存儲(chǔ)器其它應(yīng)用IC（數(shù)字電路、數(shù)?；旌想娐罚┊?dāng)今集成電路設(shè)計(jì)的核心45nmPenryn四核酷睿2處理器晶體管達(dá)8.2億個(gè)第31頁(yè)，共66頁(yè)，2023年，2月20日，星期三MOSFET概念金屬－氧化物－半導(dǎo)體場(chǎng)效應(yīng)晶體管Metal-Oxide-SemiconductorField-EffectTransistor

四端器件：G：柵(Gate)，控制溝道中的電荷量S：源(Source)，重?fù)诫s、與電極形成歐姆接觸D：漏(Drain)，重?fù)诫s、與電極形成歐姆接觸B：襯底(Bulk)幾何參數(shù)：W,L,tOX

場(chǎng)效應(yīng)晶體管：電壓控制型的器件。在柵極上施加電壓時(shí)，在柵電場(chǎng)的作用下，半導(dǎo)體－氧化物界面下邊的半導(dǎo)體中感生出可動(dòng)電荷，可動(dòng)載流子在源和漏之間提供一導(dǎo)電溝道。溝道中的可動(dòng)載流子受柵電場(chǎng)電容耦合的控制。柵電極：絕緣層上的金屬接觸叫做柵極，重?fù)诫s的多晶硅也可以作為柵電極。pMOSFET:p型溝道，n型襯底，器件靠空穴導(dǎo)電。nMOSFET:n型溝道，p型襯底，器件靠電子導(dǎo)電?；居猛荆阂詵艠O電壓為輸入、以漏源電流為輸出的電壓輸入、電流輸出的電壓控制型放大器和開(kāi)關(guān)第32頁(yè)，共66頁(yè)，2023年，2月20日，星期三MOSFET的結(jié)構(gòu)施加?xùn)艍海趸铮雽?dǎo)體界面處的能帶發(fā)生彎曲核心：MOS電容，氧化層扮演電容器絕緣體的角色，而電容值由氧化層的厚度與二氧化硅的介電常數(shù)來(lái)決定。柵極與襯底則成為MOS電容的兩個(gè)端點(diǎn)。結(jié)構(gòu)：

MOS電容＋柵極兩側(cè)的兩個(gè)背靠背的pn結(jié)。以nMOSFET為例單位面積的柵氧化層電容：第33頁(yè)，共66頁(yè)，2023年，2月20日，星期三MOSFET的工作原理柵極上沒(méi)有外加電壓時(shí)，n+源區(qū)和n+漏區(qū)之間被兩個(gè)背靠背的pn結(jié)隔離。如果此時(shí)在源漏之間加上一個(gè)電壓VDS,源和漏之間只有一個(gè)很小的反向泄漏電流。在柵和襯底之間加上電壓，就會(huì)產(chǎn)生垂直于Si-SiO2界面的電場(chǎng)，在界面的半導(dǎo)體一側(cè)，就會(huì)產(chǎn)生空間電荷。如果這個(gè)電壓足夠大，兩個(gè)n+區(qū)之間形成表面反型層（溝道），源和漏導(dǎo)通，電流從漏流向源。第34頁(yè)，共66頁(yè)，2023年，2月20日，星期三NMOS管和PMOS管的通斷條件NMOS當(dāng)VGS＞VTN時(shí)導(dǎo)通當(dāng)VGS＜VTN時(shí)截止PMOS當(dāng)∣VGS∣＞VTP時(shí)導(dǎo)通

當(dāng)∣VGS∣＜VTP時(shí)截止

第35頁(yè)，共66頁(yè)，2023年，2月20日，星期三類

型第36頁(yè)，共66頁(yè)，2023年，2月20日，星期三二、輸入特性和輸出特性輸入特性：直流電流為0，看進(jìn)去有一個(gè)輸入電容CI，對(duì)動(dòng)態(tài)有影響。輸出特性：

iD=f(VDS)對(duì)應(yīng)不同的VGS下得一族曲線。第37頁(yè)，共66頁(yè)，2023年，2月20日，星期三漏極特性曲線（分三個(gè)區(qū)域）截止區(qū)恒流區(qū)可變電阻區(qū)第38頁(yè)，共66頁(yè)，2023年，2月20日，星期三漏極特性曲線（分三個(gè)區(qū)域）截止區(qū)：VGS<VGS(th)，iD=0,ROFF>109Ω第39頁(yè)，共66頁(yè)，2023年，2月20日，星期三漏極特性曲線（分三個(gè)區(qū)域）恒流區(qū)：iD基本上由VGS決定，與VDS關(guān)系不大轉(zhuǎn)移特性曲線第40頁(yè)，共66頁(yè)，2023年，2月20日，星期三漏極特性曲線（分三個(gè)區(qū)域）

可變電阻區(qū)：當(dāng)VDS較低（近似為0），VGS一定時(shí)，這個(gè)電阻受VGS控制、可變。可變電阻區(qū)第41頁(yè)，共66頁(yè)，2023年，2月20日，星期三三、MOS管的基本開(kāi)關(guān)電路第42頁(yè)，共66頁(yè)，2023年，2月20日，星期三四、等效電路OFF，截止?fàn)顟B(tài)

ON，導(dǎo)通狀態(tài)柵極輸入電容第43頁(yè)，共66頁(yè)，2023年，2月20日，星期三五、MOS管的四種類型增強(qiáng)型耗盡型大量正離子導(dǎo)電溝道由零柵壓時(shí)的電流和閾值電壓區(qū)分第44頁(yè)，共66頁(yè)，2023年，2月20日，星期三3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)PMOS管NMOS管CMOS電路柵極相連做輸入端漏極相連做輸出端第45頁(yè)，共66頁(yè)，2023年，2月20日，星期三

工作原理CMOS反相器UIL=0V截止導(dǎo)通UOH≈VDD當(dāng)uI=UIL=0V時(shí)，VTN截止，VTP導(dǎo)通，

uO=UOH≈VDD

第46頁(yè)，共66頁(yè)，2023年，2月20日，星期三CMOS反相器UIH=VDD截止UOL≈0V當(dāng)uI=UIH=VDD

，VTN導(dǎo)通，VTP截止，uO=UOL≈0V導(dǎo)通第47頁(yè)，共66頁(yè)，2023年，2月20日，星期三

邏輯功能實(shí)現(xiàn)反相器功能（非邏輯）。工作特點(diǎn)

VTP和VTN總是一管導(dǎo)通而另一管截止，流過(guò)VTP和VTN的靜態(tài)電流極小（納安數(shù)量級(jí)），因而CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的優(yōu)點(diǎn)之一。Complementary-Symmetry

MOS互補(bǔ)對(duì)稱式MOS第48頁(yè)，共66頁(yè)，2023年，2月20日，星期三CMOS反相器的工藝結(jié)構(gòu)第49頁(yè)，共66頁(yè)，2023年，2月20日，星期三二、電壓、電流傳輸特性第50頁(yè)，共66頁(yè)，2023年，2月20日，星期三二、電壓傳輸特性閾值電壓：電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓。第51頁(yè)，共66頁(yè)，2023年，2月20日，星期三電流傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)：電流最大CMOS反相器在使用時(shí)應(yīng)盡量避免長(zhǎng)期工作在BC段。AB、CD段電流幾乎為零。第52頁(yè)，共66頁(yè)，2023年，2月20日，星期三IdealVTCofaninverterVinVoutVDDVDD/2VDDGain=0Gain=0Gain=∞0VDDVDD/20VDD01010InputrangeOutputrange第53頁(yè)，共66頁(yè)，2023年，2月20日，星期三VinVoutVOHLowgainLowgainGain>10VOHVSVOLVIHVILVOULVOUHVSVDDVout=VinPracticalVTCofaninverter1001VOHVDDVOUHVIHVOULVOLVIL0InputrangeOutputrangeX(unknown)X(unknown)第54頁(yè)，共66頁(yè)，2023年，2月20日，星期三VILVOHVOUHValidlogic0Validlogic10VinVout第55頁(yè)，共66頁(yè)，2023年，2月20日，星期三VOHVOLVOHVOHVOLVOHVOLVOL123456（a）NoieslesssystemVOH－vnVOHVOL?????vn+－123456（b）Systemwithsinglestagenoiseofmagnitudevn第56頁(yè)，共66頁(yè)，2023年，2月20日，星期三第57頁(yè)，共66頁(yè)，2023年，2月20日，星期三SSNMH=VOH－VSSSNML=VS－VOLV02V04VI(Even)VO(Odd)VOHVSVO(Even)VI(Odd)VSV03V05SSNMHSSNMLVOL(=V06)vn第58頁(yè)，共66頁(yè)，2023年，2月20日，星期三-1-1NMHNMLVILVOULVIHVOUHVOHVINVOUTVOH