模數(shù)與數(shù)模轉(zhuǎn)換

模數(shù)與數(shù)模轉(zhuǎn)換第1頁，共58頁，2023年，2月20日，星期一

A/D與D/A接口

能夠把模擬量轉(zhuǎn)換為數(shù)字量的器件稱為模數(shù)轉(zhuǎn)換器（ADC）。

能夠把數(shù)字量轉(zhuǎn)換為模擬量的器件稱為數(shù)模轉(zhuǎn)換器（DAC）。

D/A與A/D轉(zhuǎn)換是計(jì)算機(jī)用于工業(yè)控制等領(lǐng)域的一項(xiàng)重要技術(shù)，其在控制系統(tǒng)中的作用如下圖所示。它主要由以下幾個(gè)部件組成：

7.1模數(shù)轉(zhuǎn)換芯片ADC0809第2頁，共58頁，2023年，2月20日，星期一ADC0809電路連接圖針對(duì)右圖實(shí)現(xiàn)編程控制第3頁，共58頁，2023年，2月20日，星期一學(xué)習(xí)導(dǎo)引硬件結(jié)構(gòu)決定著程序設(shè)計(jì)，在程序設(shè)計(jì)時(shí)應(yīng)該考慮的問題ADC0809的功能是什么？如何編程控制ADC0809？ADC0809實(shí)現(xiàn)模數(shù)轉(zhuǎn)換的基本原理是什么？ADC0809的引腳功能是什么？ADC0809的內(nèi)部結(jié)構(gòu)？ADC0809的控制步驟？在掌握ADC0809編程控制的基本知識(shí)后，接下來呢如何確定ADC0809的端口地址？如何對(duì)ADC0809進(jìn)行讀寫操作？第4頁，共58頁，2023年，2月20日，星期一以應(yīng)用簡介ADC0809功能基本轉(zhuǎn)換原理？第5頁，共58頁，2023年，2月20日，星期一8位計(jì)數(shù)式A/D轉(zhuǎn)換原理第6頁，共58頁，2023年，2月20日，星期一逐次逼近式A/D轉(zhuǎn)換原理（0809采用）第7頁，共58頁，2023年，2月20日，星期一ADC主要有以下性能指標(biāo)：

(1)．分辨率

分辨率表明了A/D轉(zhuǎn)換器能夠分辨最小的模擬信號(hào)的能力，即V/2n

(n為轉(zhuǎn)換的數(shù)據(jù)寬度).分辨率僅表明了A/D轉(zhuǎn)換器在理論上可以達(dá)到的精度。

(2)．轉(zhuǎn)換精度

轉(zhuǎn)換精度是A/D轉(zhuǎn)換器實(shí)際輸出值和理想輸出值的誤差,可用絕對(duì)精度或相對(duì)精度來表示。

絕對(duì)精度：絕對(duì)精度等于實(shí)際轉(zhuǎn)換結(jié)果與理論轉(zhuǎn)換結(jié)果之差，通常以數(shù)字量的最小有效位（LSB）的分?jǐn)?shù)值來表示。

例如，±1LSB，±1/2LSB，±1/4LSB等。

相對(duì)精度：相對(duì)精度是絕對(duì)精度與模擬電壓滿量程的百分比.第8頁，共58頁，2023年，2月20日，星期一(3)．轉(zhuǎn)換時(shí)間

轉(zhuǎn)換時(shí)間是指模擬信號(hào)輸入啟動(dòng)轉(zhuǎn)換到轉(zhuǎn)換結(jié)束，輸出達(dá)到最終值并穩(wěn)定所經(jīng)歷的時(shí)間.

A/D轉(zhuǎn)換芯片ADC0809

主要技術(shù)指標(biāo)如下：

*分辨率：8位；

*轉(zhuǎn)換方法：逐次逼近法；

*轉(zhuǎn)換時(shí)間：100μs；

*輸入模擬電壓范圍：8路模擬電壓均為0～＋5V；

*電源電壓：＋5V。第9頁，共58頁，2023年，2月20日，星期一

圖ADC0809引腳圖

ADC0809的引腳第10頁，共58頁，2023年，2月20日，星期一和CPU三總線相連的引腳

※D7～D0：8位數(shù)字量輸出引腳。

※

ADDA、ADDB、ADDC：通道地址選擇信號(hào)，其中，ADDA為低位，ADDC為高位。ADDC、ADDB、ADDA的111～000對(duì)應(yīng)IN7～I(xiàn)N0。

※START：A/D轉(zhuǎn)換啟動(dòng)信號(hào)。當(dāng)START引腳出現(xiàn)一個(gè)寬度不小于100us的高電平時(shí)，使逐次逼近寄存器清0，并啟動(dòng)0809開始轉(zhuǎn)換。

※ALE：地址鎖存允許信號(hào)，當(dāng)引腳出現(xiàn)一個(gè)寬度不小于100us的高電平時(shí)，鎖存ADDA、ADDB、ADDC通道地址選擇信號(hào)。

※OE：允許輸出信號(hào)，當(dāng)OE＝1時(shí)，打開0809內(nèi)部的輸出鎖存器，把ADC的轉(zhuǎn)換結(jié)果送往數(shù)據(jù)總線D0~D7。

※EOC：轉(zhuǎn)換結(jié)束指示。該引腳在轉(zhuǎn)換開始及轉(zhuǎn)換中間均為低電平。轉(zhuǎn)換結(jié)束后，EOC呈現(xiàn)高電平，該引腳可用于向CPU提出中斷請(qǐng)求。第11頁，共58頁，2023年，2月20日，星期一其他引腳

※IN0～I(xiàn)N7：8路模擬輸入，具體由ADDA、ADDB、ADDC三位地址編碼選擇其中的一路。

※VREF(+)、VREF（－）：二個(gè)參考電壓輸入引腳，通常參考電壓從VREF(+)端引入，而VREF（－）與模擬地AGND相連。

當(dāng)VREF(+)接＋5V時(shí)，輸入電壓范圍為0V～＋5V。

※CLK：時(shí)鐘輸入信號(hào)，要求頻率為10kHz～1.2MHz。典型值為640kHz）。

※GND：ADC的數(shù)字接地端。

第12頁，共58頁，2023年，2月20日，星期一ADC0809內(nèi)部結(jié)構(gòu)第13頁，共58頁，2023年，2月20日，星期一圖ADC0809的時(shí)序圖

ADC0809的一次轉(zhuǎn)換分為以下4個(gè)階段：

1，在ALE信號(hào)的作用下，地址引腳ADDC～ADDA上的信號(hào)被鎖存。隨后，由地址引腳選擇的模擬信號(hào)被多路開關(guān)接通，進(jìn)入ADC0809；

2，在啟動(dòng)脈沖START的作用下，A/D轉(zhuǎn)換開始。第14頁，共58頁，2023年，2月20日，星期一3，轉(zhuǎn)換完成后，ADC0809轉(zhuǎn)換結(jié)束信號(hào)EOC由低電平變?yōu)楦唠娖剑撔盘?hào)可以作為狀態(tài)信號(hào)由CPU查詢，也可以作為中斷請(qǐng)求信號(hào)通知CPU一次A/D轉(zhuǎn)換已經(jīng)完成。

4，CPU在查詢式I/O程序或中斷服務(wù)程序中執(zhí)行讀ADC0809數(shù)據(jù)端口的指令，該指令經(jīng)地址譯碼電路產(chǎn)生高電平，OE有效信號(hào)，打開輸出三態(tài)緩沖器，轉(zhuǎn)換結(jié)果通過系統(tǒng)數(shù)據(jù)總線進(jìn)入CPU。圖ADC0809的時(shí)序圖第15頁，共58頁，2023年，2月20日，星期一構(gòu)思：ADC0809電路連接ADC0809采取三總線方式與CPU相連ADC0809的數(shù)據(jù)線連接？ADC0809三根地址線的連接？ADC0809的控制線和狀態(tài)線呢？必須使START引腳輸入高電平才可以啟動(dòng)轉(zhuǎn)換；必須使ALE引腳輸入高電平才可以鎖存地址信號(hào)，選中被轉(zhuǎn)換的INn引腳。（注：這兩個(gè)引腳可以被CPU同時(shí)控制）若想將轉(zhuǎn)換數(shù)據(jù)傳送到數(shù)據(jù)總線，從而進(jìn)入到CPU，必須使OE引腳輸入1（當(dāng)然由CPU控制輸入），該信號(hào)如何控制？EOC引腳如何使用？程序控制方式與EOC引腳有什么關(guān)聯(lián)？ADC0809有片選信號(hào)么？如何確定0809的端口地址？ADC0809的其他引腳：CLK,REF+,REF-第16頁，共58頁，2023年，2月20日，星期一電路連接雛形第17頁，共58頁，2023年，2月20日，星期一設(shè)計(jì)：ADC0809硬件電路連接第18頁，共58頁，2023年，2月20日，星期一IN0_ADR EQU 300H ;11XXXXX000BDSEG SEGMENTRLT DB ?DSEG ENDSCSEG SEGMENT ASSUME DS:DSEG,CS:CSEGSTART: MOV AX,DSEG MOV DS,AX

MOV DX,IN0_ADR MOV AL,X ;寫入什么數(shù)值無所謂 OUT DX,AL;關(guān)鍵是發(fā)出寫操作，該操作會(huì)使START與ALE信號(hào)有效，鎖定對(duì)IN0引腳輸入并轉(zhuǎn)換

CALL DELAY

MOV DX,IN0_ADR

IN AL,DX;

MOV RLT,AL MOV AX,4C00H INT 21HCSEG ENDS上例的控制程序

|

實(shí)現(xiàn)第19頁，共58頁，2023年，2月20日，星期一如何編程控制，啟動(dòng)兩路轉(zhuǎn)換第20頁，共58頁，2023年，2月20日，星期一與CPU的又一連接方案

ADC0809的接口設(shè)計(jì)需考慮的問題如下：

※ADDA、ADDB、ADDC三端可直接連接到CPU地址總線A0、A1、A2端，但此種方法占用的I/O口地址多。每一個(gè)模擬輸入端對(duì)應(yīng)一個(gè)口地址，8個(gè)模擬輸入端占用8個(gè)口地址，對(duì)于微機(jī)系統(tǒng)外設(shè)資源的占用太多，因而一般ADDA、ADDB、ADDC分別接在數(shù)據(jù)總線的D0、D1、D2

端，通過數(shù)據(jù)線輸出一個(gè)控制字作為模擬通道選擇的控制信號(hào)。

※

ALE信號(hào)為啟動(dòng)ADC0809選擇開關(guān)的控制信號(hào)，該控制信號(hào)可以和啟動(dòng)轉(zhuǎn)換信號(hào)START同時(shí)有效。

第21頁，共58頁，2023年，2月20日，星期一針對(duì)上一連接方案的硬件連線圖第22頁，共58頁，2023年，2月20日，星期一如果引入了中斷，程序如何？第23頁，共58頁，2023年，2月20日，星期一（4）．采樣保持電路

采樣/保持電路包括采樣和保持兩種狀態(tài)。采樣狀態(tài)下電路輸出跟隨輸入的模擬電壓，保持狀態(tài)下電路輸出保持采樣結(jié)束瞬間的模擬信號(hào)狀態(tài)。

基本的采樣/保持電路如圖所示（下圖），由狀態(tài)控制開關(guān)、運(yùn)算放大器A1、A2和保持電容C組成。

第24頁，共58頁，2023年，2月20日，星期一實(shí)驗(yàn)要求將ADC單元中提供的0V—5V信號(hào)源作為ADC0809的模擬輸入量，并將通過轉(zhuǎn)換所得到的8位數(shù)字量顯示在計(jì)算機(jī)屏幕上，顯示形式為：“AD0809：IN0XX”第25頁，共58頁，2023年，2月20日，星期一實(shí)驗(yàn)連線第26頁，共58頁，2023年，2月20日，星期一AD0809 EQU 0A800H ;AD0809的端口地址為0A800DATA SEGMENTDTABLE DB “ADC0809:IN0$”

;在屏幕中顯示AD0809:IN0xxDATA ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA MOV AX,DATA MOV DS,AX

第27頁，共58頁，2023年，2月20日，星期一START: MOV DX,AD0809 OUT DX,AL ;啟動(dòng)AD0809轉(zhuǎn)換過程

CALL DELAY MOV DX,AD0809 INAL，DX ;從AD0809讀入轉(zhuǎn)換的數(shù)據(jù)

CALL SHOW CALLDELAY MOV DL,0DH MOV AH,02H INT 21H ;輸出回車字符，讓光標(biāo)回到行首

MOV AH,06H MOV DL,0FFH INT 21H JNE STOP;判斷是否有鍵盤輸入，如果有則退出

JMP STARTSTOP: MOV AX,4C00H INT 21H第28頁，共58頁，2023年，2月20日，星期一DELAY PROC PUSH CX PUSH AX MOV CX,4000HOUTER: MOV AX,0600HINNER: DEC AX JNZ INNER LOOP OUTER POP AX POP CX RETDELAY ENDP

SHOW PROC

。。。;將字符串DTABLE的內(nèi)容，以及轉(zhuǎn)換過的數(shù)據(jù)（數(shù)據(jù)在AL中存放）顯示出來

RETSHOW ENDP第29頁，共58頁，2023年，2月20日，星期一若要理解D/A轉(zhuǎn)換，必須理解運(yùn)算放大器的應(yīng)用

7.2數(shù)模轉(zhuǎn)換芯片DAC0832第30頁，共58頁，2023年，2月20日，星期一

ri

大:幾十k

幾百k1.運(yùn)放的特點(diǎn)：KCMRR很大

ro

?。簬资畮装?/p>

Ao

很大:1041072.運(yùn)放符號(hào)：＋－u－u+uo－＋＋u－u+uoAo國際符號(hào)國內(nèi)符號(hào)集成運(yùn)算放大器理想運(yùn)算放大器特點(diǎn):(1)輸入阻抗ri非常大

(2)輸出阻抗ro很小

(3)開環(huán)放大倍數(shù)A0非常高第31頁，共58頁，2023年，2月20日，星期一3.理想的集成運(yùn)放重要特點(diǎn)：（1）虛短

在線性工作區(qū)，由于uo為有限值，對(duì)于理想運(yùn)放AOd＝∞，因而凈輸入電壓u＋－u－＝0。即u＋－u－＝0

此等式說明，運(yùn)放的兩個(gè)輸入端雖然沒有短路，卻具有與短路相同的特征，這種情況稱為兩個(gè)輸入端“虛短路”，簡稱“虛短”。（2）虛斷

因?yàn)槔硐脒\(yùn)放的輸入電阻為無窮大，所以流入理想運(yùn)放兩個(gè)輸入端的輸入電流i＋＝i－＝0。此等式說明理想集成運(yùn)放的兩個(gè)輸入端雖然沒有斷路，卻具有與斷路相同的特征，這種情況稱為兩個(gè)輸入端“虛斷路”，簡稱“虛斷”。第32頁，共58頁，2023年，2月20日，星期一運(yùn)算放大器三種基本的電路形式：(1)反相比例運(yùn)算放大器_++RFR1RPuiuoi1iFib-ib+虛地點(diǎn)i1=iF+

ib-=iF,ib-=0

ib+=0u+

=0

u－=u+=0平衡電阻(使輸入端對(duì)地的靜態(tài)電阻相等):RP=R1//RFF電壓放大倍數(shù):iF第33頁，共58頁，2023年，2月20日，星期一_++RFR1RPuiuoi1i2ib-ib+例題1.R1=10k,RF=20k,ui=-1V。求:uo

，RP應(yīng)為多大？Au=-（RF/R1）=-20/10=-2uo=Auui=(-2)(-1)=2VRP=R1//RF=10//20=6.7k第34頁，共58頁，2023年，2月20日，星期一(2)同相比例運(yùn)算放大器u-=u+=uiib+=0ib-=0_++RFRfRPuiuoiFifAu=1+RFRfiF=ifRP=Rf//RFFfFf)第35頁，共58頁，2023年，2月20日，星期一_++RFRfRPuiuoiFif例題2.Rf=10k,RF=20k,ui=-1V。求:uo

，RP應(yīng)為多大？uo=Auui=(3)(-1)=-3VRP=Rf//RF=10//20=6.7kAu=1+=1+20/10=3RFRf第36頁，共58頁，2023年，2月20日，星期一(3)差動(dòng)放大器_++R2R1R1ui2uoR2ui1ib+=0ib-=0ui2R2R1+R2u+=u-=u+u-=uoR1+ui1R2R1+R2uoR1+ui1R2R1+R2ui2R2R1+R2=第37頁，共58頁，2023年，2月20日，星期一_++RFRfRPuiuoAu=1+RFRf當(dāng)RF=0時(shí),Au=1uo=ui(4)電壓跟隨器此電路是電壓串聯(lián)負(fù)反饋，輸入電阻大，輸出電阻小，在電路中作用與分離元件的射極輸出器相同，但是電壓跟隨性能好。第38頁，共58頁，2023年，2月20日，星期一(5)反相求和運(yùn)算：_++RFR1R2ui2uoRPui1i1i2iF虛地uo=-(ui1

R1RF+ui2

R2RF)若R1=R2=R,

uo=-(ui1

R

RF+ui2

)取RP=R1//R2//RFuo_++RFR1RPuiib+=0ib-=0,i1+i2=iFui1

R1=ui2

R2+-uo

RF第39頁，共58頁，2023年，2月20日，星期一(6)同相求和運(yùn)算：Au=RFRf1+uo=Auu+=()(+)RFRf1+R2R1+R2ui1R1R1+R2ui2取R1//R2=RF//Rf當(dāng)R1=R2

時(shí),uo=()(ui1+ui2)RFRf1+12RfRF++u

i1uoR1R2ui2-u+_++RFRfRPuiuo第40頁，共58頁，2023年，2月20日，星期一3.理想的集成運(yùn)放重要特點(diǎn)：（1）虛短

在線性工作區(qū)，由于uo為有限值，對(duì)于理想運(yùn)放AOd＝∞，因而凈輸入電壓u＋－u－＝0。即u＋－u－＝0

此等式說明，運(yùn)放的兩個(gè)輸入端雖然沒有短路，卻具有與短路相同的特征，這種情況稱為兩個(gè)輸入端“虛短路”，簡稱“虛短”。（2）虛斷

因?yàn)槔硐脒\(yùn)放的輸入電阻為無窮大，所以流入理想運(yùn)放兩個(gè)輸入端的輸入電流i＋＝i－＝0。此等式說明理想集成運(yùn)放的兩個(gè)輸入端雖然沒有斷路，卻具有與斷路相同的特征，這種情況稱為兩個(gè)輸入端“虛斷路”，簡稱“虛斷”。第41頁，共58頁，2023年，2月20日，星期一D/A轉(zhuǎn)換器的工作原理

D/A轉(zhuǎn)換器的作用是把二進(jìn)制數(shù)字量轉(zhuǎn)換成相應(yīng)的模擬量。實(shí)現(xiàn)數(shù)/模（D/A）轉(zhuǎn)換的方法比較多，這里介紹其中的兩種。

1．權(quán)電阻DAC

下圖是權(quán)電阻D/A轉(zhuǎn)換的典型電路。電路由權(quán)電阻、位切換開關(guān)、反饋電阻和運(yùn)算放大器組成。

權(quán)電阻DAC雖然簡單、直觀，但當(dāng)輸入的二進(jìn)制位數(shù)比較多時(shí)，各個(gè)權(quán)電阻的阻值相差太大，也難以保證制造精度。第42頁，共58頁，2023年，2月20日，星期一第43頁，共58頁，2023年，2月20日，星期一

2．T型電阻網(wǎng)絡(luò)DAC

實(shí)際應(yīng)用的D/A轉(zhuǎn)換器，普遍采用T型電阻網(wǎng)絡(luò)，其結(jié)構(gòu)如下圖所示。

T型電阻網(wǎng)絡(luò)整個(gè)系統(tǒng)的電阻僅由R和2R兩種電阻組成，實(shí)現(xiàn)簡單，應(yīng)用廣泛。第44頁，共58頁，2023年，2月20日，星期一二、倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器1.原理：電阻網(wǎng)絡(luò)特點(diǎn)：模擬開關(guān)Si不論接何位置，都相當(dāng)于接地。任意節(jié)點(diǎn)向左看的等效電阻皆為R。公式推導(dǎo)第45頁，共58頁，2023年，2月20日，星期一倒T型第46頁，共58頁，2023年，2月20日，星期一3．D/A轉(zhuǎn)換器的性能參數(shù)

（1）分辨率

這個(gè)參數(shù)反映了D/A轉(zhuǎn)換器對(duì)模擬量的分辨能力，是最小輸出電壓（對(duì)應(yīng)的輸入數(shù)字量只有D0位為1）與最大輸出電壓（對(duì)應(yīng)的輸入數(shù)字量所有位全為1）之比。

（2）轉(zhuǎn)換精度

轉(zhuǎn)換精度表明了模擬輸出實(shí)際值與理想值之間的偏差。精度可分為絕對(duì)精度和相對(duì)精度。它通常用±零點(diǎn)幾LSB（最低有效位）表示，或用滿刻度的±百分之幾表示。

D/A轉(zhuǎn)換器的轉(zhuǎn)換精度與D/A轉(zhuǎn)換器本身的芯片結(jié)構(gòu)和外接電路的配置有關(guān)，外接運(yùn)算放大器、參考電源等都可影響D/A轉(zhuǎn)換器的精度。

（3）建立時(shí)間

建立時(shí)間是指從數(shù)字輸入端發(fā)生變化開始，到輸出模擬值穩(wěn)定在額定值的±1/2LSB時(shí)所需的時(shí)間。它是表明D/A轉(zhuǎn)換速度的一個(gè)重要參數(shù)。

第47頁，共58頁，2023年，2月20日，星期一4．D/A轉(zhuǎn)換器0832

0832特點(diǎn)：

（1）分辨率為8位；

（2）轉(zhuǎn)換精度≤±0.2%FSR

（3）電流穩(wěn)定時(shí)間1μs；

（4）可單、雙緩沖數(shù)據(jù)輸入或直接數(shù)據(jù)輸入；

（5）單一電源供電（＋5～＋15V）；

（6）低功耗（20mW）。

第48頁，共58頁，2023年，2月20日，星期一

第49頁，共58頁，2023年，2月20日，星期一4．D/A轉(zhuǎn)換器0832

與CPU相連引腳

DI7~DI0:8位數(shù)字量輸入數(shù)據(jù)線，DI7為最高位。

CS：片選信號(hào)，低電平有效。

ILE：數(shù)據(jù)寄存器允許，高電平有效。

WR1：輸入寄存器寫選通信號(hào),低電平有效.

WR2：DAC寄存器寫選通信號(hào)，低電平有效.WR2與XFER同時(shí)有效時(shí)將輸入寄存器的數(shù)據(jù)裝入DAC寄存。

XFER

：數(shù)據(jù)傳送信號(hào)，低電平有效。

第50頁，共58頁，2023年，2月20日，星期一其他引腳

Iout1：輸出電流1，與數(shù)字量的大小成正比。

Iout2：輸出電流2，（Iout1+Iout2=常數(shù)）。

Rfb：反饋電阻輸入引腳，反饋電阻在芯片內(nèi)部，可與運(yùn)算放大器的輸出直接相連。

VREF：基準(zhǔn)電源輸入引腳。

Vcc：電源輸入引腳，電壓范圍為＋5V～＋15V。

AGND：模擬地。

DGND：數(shù)字地。

第51頁，共58頁，2023年，2月20日，星期一DAC0832的內(nèi)部結(jié)構(gòu)第52頁，共58頁，2023年，2月20日，星期一DAC0832由8位輸入寄存器、8位DAC寄存器和8位D/A變換器構(gòu)成。

由于有兩個(gè)寄存器，可以進(jìn)行兩次緩沖操作。

轉(zhuǎn)換輸出的結(jié)果為與輸入數(shù)字量大小成正比的模擬電流信號(hào)。第53頁，共58頁，2023年，2月20日，星期一4．DAC0832的工作方式

DAC0832在不同信號(hào)組合的控制之下可實(shí)現(xiàn)直通、單緩沖和雙緩沖三種工作方式。

（1）直通方式：當(dāng)ILE＝1,CS＝0，WR1＝0，WR2＝0，XFER＝0時(shí)，有LE1＝1和LE2＝1，輸入寄存器和DAC寄存器的輸出均隨輸入的變化而變化，對(duì)CPU送來的數(shù)據(jù)不進(jìn)行緩沖，而是直接送到DAC轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。

（2）單緩沖方式：當(dāng)WR2＝0，XFER＝0，ILE＝1時(shí)，DAC寄存器為直通。CS、WR1有效之后，輸入寄存器也處于直通狀態(tài)，但當(dāng)WR1由低電平變?yōu)楦唠娖綍r(shí)，會(huì)有LE1＝0，此時(shí)輸入數(shù)據(jù)被鎖存到輸入寄存器中，輸入寄存器的輸出不再隨外部數(shù)據(jù)的變化而變化。這樣就進(jìn)行了一級(jí)緩沖。

另一方面，也可以使輸入寄存器為直通，而DAC寄存器為選通，也可以實(shí)現(xiàn)一級(jí)緩沖。這時(shí)的設(shè)置為：CS＝0，WR1＝0,ILE＝1.片選信號(hào)及寫操作負(fù)脈沖從WR2和XFER輸入。

第54頁，共58頁，2023年，2月20日，星期一