數(shù)字電路課件

第1章邏輯門電路課時：6學時第1章邏輯門電路1.1基本邏輯門電路1.2TTL邏輯門電路1.3MOS邏輯門電路1.4集成邏輯門電路的應用1.5混合邏輯中邏輯符號的變換本章小結(jié)1.1基本邏輯門電路1.1.1二極管與門和或門電路1.1.2三極管非門電路1.1.3DTL與非門電路1．與門電路

1.1.1二極管與門和或門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011輸入0001輸出

與邏輯真值表

2．或門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011輸入0111輸出

或邏輯真值表1.1.2三極管非門電路輸入輸出VA（V）VL（V）0V5V5V0VLA01輸入10輸出非邏輯真值表二極管與門和或門電路的缺點：（1）在多個門串接使用時，會出現(xiàn)低電平偏離標準數(shù)值的情況。（2）負載能力差。解決辦法：

將二極管與門（或門）電路和三極管非門電路組合起來。1.1.3DTL與非門電路工作原理：

（1）當A、B、C全接為高電平5V時，二極管D1～D3都截止，而D4、D5和T導通，且T為飽和導通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個為低電平0.3V時，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關系，即：1.2TTL邏輯門電路1.2.1TTL與非門的基本結(jié)構(gòu)及工作原理1.2.2TTL與非門的開關速度1.2.3TTL與非門的電壓傳輸特性及抗干擾能力1.2.4TTL與非門的帶負載能力1.2.5TTL與非門舉例1.2.6TTL門電路的其他類型1.2.7TTL集成邏輯門電路系列簡介1.2.1TTL與非門的基本結(jié)構(gòu)及工作原理1．TTL與非門的基本結(jié)構(gòu)TTL與非門的基本結(jié)構(gòu)2．TTL與非門的邏輯關系（1）輸入全為高電平3.6V時。

T2、T3飽和導通，實現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。由于T2飽和導通，VC2=1V。T4和二極管D都截止。由于T3飽和導通，輸出電壓為：VO=VCES3≈0.3V該發(fā)射結(jié)導通，VB1=1V。T2、T3都截止。（2）輸入有低電平0.3V時。

實現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時，輸出為高電平。忽略流過RC2的電流，VB4≈VCC=5V。由于T4和D導通，所以：VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）綜合上述兩種情況，該電路滿足與非的邏輯功能，即：1.2.2TTL與非門的開關速度1．TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲電荷的消散過程。（2）采用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。2．TTL與非門傳輸延遲時間tpd導通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經(jīng)歷的時間。一般TTL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經(jīng)歷的時間。與非門的傳輸延遲時間tpd：

1.2.3TTL與非門的電壓傳輸特性及抗干擾能力1．電壓傳輸特性曲線：Vo=f（Vi）ABCDE（1）輸出三高電三平電三壓VOH——在正三邏輯三體制三中代三表邏三輯“1”的輸三出電三壓。VOH的理三論值三為3.三6V，產(chǎn)品三規(guī)定三輸出三高電三壓的三最小三值VOH（mi三n）=2三.4V。（2）輸出三低電三平電三壓VOL——在正三邏輯三體制三中代三表邏三輯“0”的輸三出電三壓。VOL的理三論值三為0.三3V，產(chǎn)品三規(guī)定三輸出三低電三壓的三最大三值VOL（ma三x）=0三.4V。（3）關門三電平三電壓VOF三F——是指三輸出三電壓三下降三到VOH（mi三n）時對三應的三輸入三電壓三。即輸入三低電三壓的三最大三值。三在產(chǎn)三品手三冊中三常稱三為輸入三低電三平電三壓，用VIL（ma三x）表示三。產(chǎn)三品規(guī)三定VIL（ma三x）=0三.8V。2．幾三個重三要參三數(shù)（4）開門三電平三電壓VON——是指三輸出三電壓三下降三到VOL（ma三x）時對三應的三輸入三電壓三。即輸入三高電三壓的三最小三值。三在產(chǎn)三品手三冊中三常稱三為輸入三高電三平電三壓，用VIH（mi三n）表示三。產(chǎn)三品規(guī)三定VIH（mi三n）=2V。（5）閾值三電壓Vth——電壓三傳輸三特性三的過三渡區(qū)三所對三應的三輸入三電壓三，即三決定三電路三截止三和導三通的三分界三線，三也是三決定三輸出三高、三低電三壓的三分界三線。近似三地：Vth≈VOF三F≈VON即Vi＜Vth，與非三門關三門，三輸出三高電三平；Vi＞Vth，與非三門開三門，三輸出三低電三平。Vth又常三被形三象化三地稱三為門檻三電壓。Vth的值三為1.三3V～1.４V。低電三平噪三聲容三限VNL＝VOF三F-VOL（ma三x）＝0.三8V-0三.4V＝0.三4V高電三平噪三聲容三限VNH＝VOH（mi三n）-VON＝2.三4V-2三.0V＝0.三4VTT三L門電三路的三輸出三高低三電平三不是三一個三值，三而是三一個三范圍三。3．抗三干擾三能力同樣三，它三的輸三入高三低電三平也三有一三個范三圍，三即它三的輸三入信三號允三許一三定的三容差三，稱三為噪聲三容限。1.三2.三4三TT三L與非三門的三帶負三載能三力1．輸三入低三電平三電流IIL與輸三入高三電平三電流IIH（1）輸入三低電三平電三流IIL——是指三當門三電路三的輸三入端三接低三電平三時，三從門三電路三輸入三端流三出的三電流三?？梢匀愠鋈寒a(chǎn)品三規(guī)定IIL＜1.三6mA。（2）輸入三高電三平電三流IIH三——是指三當門三電路三的輸三入端三接高三電平三時，三流入三輸入三端的三電流三。有兩三種情三況:①寄三生三三極管三效應三：IIH=βPIB1，βP為寄三生三三極管三的電三流放三大系三數(shù)。由于βp和βi的值三都遠三小于1，所以IIH的數(shù)三值比三較小三，產(chǎn)三品規(guī)三定：IIH＜40uA。②倒三置的三放大三狀態(tài)三：IIH=βiIB1，βi為倒三置放三大的三電流三放大三系數(shù)三。（1）灌三電流三負載——當驅(qū)三動門三輸出三低電三平時三，電三流從三負載三門灌三入驅(qū)三動門三。2．帶三負載三能力當負三載門三的個三數(shù)增三加，三灌電三流增三大，三會使T3脫離三飽和三，輸三出低三電平三升高三。因三此，三把允三許灌三入輸三出端三的電三流定三義為輸出三低電三平電三流IOL，產(chǎn)品三規(guī)定IOL=1三6mA。由此三可得三出:NOL稱為三輸出三低電三平時三的扇三出系三數(shù)。（2）拉三電流三負載——當驅(qū)三動門三輸出三高電三平時三，電三流從三驅(qū)動三門拉三出,流至三負載三門的三輸入三端。NOH稱為輸出三高電三平時三的扇三出系三數(shù)。產(chǎn)品三規(guī)定:IOH=0三.4mA。由此三可得三出：拉電三流增三大時三，RC4上的三壓降三增大三，會三使輸三出高三電平三降低三。因三此，三把允三許拉三出輸三出端三的電三流定三義為輸出三高電三平電三流IOH。一般NOL≠NOH，常取三兩者三中的三較小三值作三為門三電路三的扇三出系三數(shù)，三用NO表示三。1.三2.三5三T三TL與非三門舉三例74三00是一三種典三型的TT三L與非三門器三件，三內(nèi)部三含有4個2輸入三端與三非門三，共三有14個引三腳。三引腳三排列三圖如三圖所三示。1.三2.三6TT三L門電三路的三其他三類型1．非三門2．或三非門3．與三或非三門在工三程實三踐中三，有三時需三要將三幾個三門的三輸出三端并三聯(lián)使三用，三以實三現(xiàn)與三邏輯三，稱三為線與。普通三的TT三L門電三路不三能進三行線三與。為此三，專門三生產(chǎn)三了一三種可三以進三行線三與的三門電三路——集電三極開三路門三。4．集三電極三開路三門（OC門）（1）實三現(xiàn)線三與。邏輯三關系三為:OC門主三要有三以下三幾方三面的三應用三：（2）實三現(xiàn)電三平轉(zhuǎn)三換。如圖三示，可使三輸出三高電三平變?nèi)秊?0V。（3）用三做驅(qū)三動器三。如圖三是用三來驅(qū)三動發(fā)三光二三極管三的電三路。（1）當輸三出高三電平三時，RP不能三太大三。RP為最三大值三時要三保證三輸出三電壓三為VOH（mi三n）。OC門進三行線三與時三，外三接上三拉電三阻RP的選三擇：得：VCC-VOH（min）=IIHRP（max）

由：（2）當輸三出低三電平三時所以三：RP（mi三n）＜RP＜RP（ma三x）由：得：RP不能三太小三。RP為最三小值三時要三保證三輸出三電壓三為VOL（ma三x）。（1）三三態(tài)輸三出門三的結(jié)三構(gòu)及三工作三原理三。當EN=0時，G輸出三為1，D1截止三，相三當于三一個三正常三的二三輸入三端與三非門三，稱三為正三常工三作狀三態(tài)。當EN=1時，G輸出三為0，T4、T3都截三止。三這時三從輸三出端L看進三去，三呈現(xiàn)三高阻三，稱三為高三阻態(tài)三，或三禁止三態(tài)。5．三三態(tài)門去掉三非門G，則EN=1時，三為工三作狀三態(tài)，EN=0時，三為高三阻態(tài)三。三態(tài)三門在三計算三機總?cè)€結(jié)三構(gòu)中三有著三廣泛三的應三用。（a）組成三單向三總線——實現(xiàn)三信號三的分三時單三向傳三送。（b）組成三雙向三總線三，實現(xiàn)三信號三的分三時雙三向傳三送。（2）三三態(tài)門三的應三用1.三2.三7三TT三L集成三邏輯三門電三路系三列簡三介1．74系列——為TT三L集成三電路三的早三期產(chǎn)三品，三屬中三速TT三L器件三。2．74L系列——為低三功耗TT三L系列三，又三稱LT三TL系列三。3．74H系列——為高三速TT三L系列三。4．74S系列——為肖三特基TT三L系列三，進三一步三提高三了速三度。74S系列三的幾三點改三進：（1）采用三了抗三飽和三三極三管5．74LS系列——為低三功耗三肖特三基系三列。6．74AS系列——為先三進肖三特基三系列三，7．74AL三S系列——為先三進低功耗三肖特三基系三列。（2）將Re三2用“三有源三泄放三電路三代替三”。（3）輸三出級三采用三了達三林頓三結(jié)構(gòu)三。（4）輸三入端三加了三三個三保護三二極三管。74S系列三的幾三點改三進：（1）采用三了抗三飽和三三極三管1.三3三M三OS邏輯三門電三路1.三3.三1三N三MO三S門電三路1.三3.三2三C三MO三S門電三路1.三3.三3其他三的CM三OS門電三路1.三3.三4三C三MO三S邏輯三門電三路的三系列三及主三要參三數(shù)所以三輸出三為低三電平三。1．NM三OS非門1.三3.三1三N三MO三S門電三路邏輯三關系三：（三設兩三管的三開啟三電壓三為VT1=VT2=4V，且gm1＞＞gm2）（1）當輸三入Vi為高三電平8V時，T1導通三，T2也導三通。三因為gm1＞＞gm2，所以三兩管三的導三通電三阻RDS三1＜＜RDS三2，輸出三電壓三為：（2）當三輸入Vi為低三電平0V時，2．NM三OS門電三路（1）與三非門T1截止三，T2導通三。VO=VDD-VT=8V三=VOH，即輸三出為三高電三平。所以三電路三實現(xiàn)三了非三邏輯三。0101BLA0011輸入1110輸出

與非真值表（2）或三非門0101BLA0011輸入1000輸出

或非真值表1．邏三輯關三系：（設VDD＞（VTN+|VTP|），三且VTN=|VTP|）（1）當Vi=0V時，TN截止三，TP導通三。輸三出VO≈VDD。（2）當Vi=VDD時，TN導通三，TP截止三，輸三出VO≈0V。1.三3.三2三C三MO三S門電三路CM三OS邏輯三門電三路是三由N溝道MO三SF三ET和P溝道MO三SF三ET互補三而成三。（1）當Vi＜2V，TN截止三，TP導通三，Vo≈VDD=1三0V。2．電三壓傳三輸特三性：CM三OS門電三路的三閾值三電壓Vth=VDD/2（設:VDD=1三0V，VTN=|VTP|=三2V）（2）當2V＜Vi＜5V，TN工作三在飽三和區(qū)三，TP工作在可三變電三阻區(qū)三。（3）當Vi=5V，兩管三都工三作在三飽和三區(qū)，Vo=（VDD/2）=5V。（4）當5V＜Vi＜8V，TP工作三在飽三和區(qū)三，TN工作三在可三變電三阻區(qū)三。（5）當Vi＞8V，TP截止三，TN導通三，Vo=0V。3．工三作速三度由于CM三OS非門三電路三工作三時總?cè)幸蝗齻€管三子導三通，三所以三當帶三電容三負載三時，三給電三容充三電和三放電三都比三較快三。CM三OS非門三的平三均傳三輸延三遲時三間約三為10ns。（2）或三非門1.三3.三3其他三的CM三OS門電三路1．CM三OS與非三門和三或非三門電三路（1）與三非門（3）帶三緩沖三級的三門電三路為了三穩(wěn)定三輸出三高低三電平三，可三在輸三入輸三出端三分別三加反三相器三作緩三沖級三。后級三為與三或非三門，三經(jīng)過三邏輯三變換三，可三得：2．CM三OS異或三門電三路由兩三級組三成，三前級三為或三非門三，輸三出為當EN=1時，TP2和TN2同時三截止三，輸三出為高阻三狀態(tài)。所以三，這三是一三個低三電平三有效三的三三態(tài)門三。3．CM三OS三態(tài)三門當EN=0時，TP2和TN2同時導通，為正常的非門，輸出4．CM三OS傳輸三門工作三原理三：（三設兩三管的三開啟三電壓VTN=|VTP|）（1）當C接高電平VDD，接低電平0V時，若Vi在0V～VDD的范圍變化，至少有一管導通，相當于一閉合開關，將輸入傳到輸出，即Vo=Vi。（2）當C接低電平0V，接高電平VDD，Vi在0V～VDD的范圍變化時，TN和TP都截止，輸出呈高阻狀態(tài)，相當于開關斷開。1．CM三OS邏輯三門電三路的三系列（1）基三本的CM三OS——三40三00系列三。（2）高速三的CM三OS——HC系列三。（3）與TT三L兼容三的高三速CM三OS——HC三T系列三。2．CM三OS邏輯三門電三路主三要參三數(shù)的三特點（1）VOH（mi三n）=0三.9VDD；VOL（ma三x）=0三.0三1VDD。所以CM三OS門電三路的三邏輯三擺幅三（即三高低三電平三之差三）較三大。（2）閾三值電三壓Vth約為VDD/2。（3）CM三OS非門三的關三門電三平VOF三F為0.三45VDD，開門三電平VON為0.三55VDD。因此三，其三高、三低電三平噪三聲容三限均三達0.三45VDD。（4）CM三OS電路三的功三耗很三小，三一般三小于1mW/門；（5）因CM三OS電路三有極三高的三輸入三阻抗三，故三其扇三出系三數(shù)很三大，三可達50。1.三3.三4CM三OS邏輯三門電三路的三系列三及主三要參三數(shù)一、TT三L與CM三OS器件三之間三的接三口問三題兩種三不同三類型三的集三成電三路相三互連三接，三驅(qū)動三門必三須要三為負三載門三提供三符合三要求三的高三低電三平和三足夠三的輸三入電三流，三即要三滿足三下列三條件三：驅(qū)動三門的VOH（mi三n）≥負載三門的VIH（mi三n）驅(qū)動三門的VOL（ma三x）≤負載三門的VIL（ma三x）驅(qū)動三門的IOH（ma三x）≥負載三門的IIH（總）驅(qū)動三門的IOL（ma三x）≥負載三門的IIL（總）1.三4集成三邏輯三門電三路的三應用（b）用TT三L門電三路驅(qū)三動5V低電三流繼三電器三，其三中二三極管D作保三護，三用以三防止三過電三壓。二、TT三L和CM三OS電路三帶負三載時三的接三口問三題1．對于三電流三較小三、電三平能三夠匹三配的三負載三可以三直接三驅(qū)動三。（a）用TT三L門電三路驅(qū)三動發(fā)三光二三極管LE三D，這時三只要三在電三路中三串接三一個三約幾三百W的限三流電三阻即三可。2．帶三大電三流負三載（a）可將三同一三芯片三上的三多個三門并三聯(lián)作三為驅(qū)三動器三。（b）也可三在門三電路三輸出三端接三三極三管，三以提三高負三載能三力。（2）對三于或三非門三及或三門，三多余三輸入三端應三接低電三平，比三如直三接接三地；三也可三以與三有用三的輸三入端三并聯(lián)三使用三。三、三多余三輸入三端的三處理（1）對三于與三非門三及與三門，三多余三輸入三端應三接高電三平。如三直接三接電三源正三端，三在前三級驅(qū)三動能三力允三許時三，也三可以三與有三用的三輸入三端并三聯(lián)使三用。3．一三端消三去或三加上三小圓三圈，三