4數(shù)字電子基礎(chǔ)-組合邏輯電路知識(shí)點(diǎn)知識(shí)

4數(shù)字電子基礎(chǔ)-組合邏輯電路知識(shí)點(diǎn)本章內(nèi)容組合邏輯電路的分析與設(shè)計(jì)常用中規(guī)模集成電路組合邏輯電路Output=Function(Input)組合邏輯電路的分析組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)設(shè)計(jì)一個(gè)3位奇偶校驗(yàn)電路，當(dāng)輸入變量中有奇數(shù)個(gè)“1”時(shí)，輸出為“1”,否則，輸出為“0”.用與非門(mén)來(lái)實(shí)現(xiàn)。ABCF00000101001110010111011101111000組合邏輯電路設(shè)計(jì)111101ABC00011011&&&&&&&&ABCF組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)譯碼器用二極管組成的譯碼器譯碼器3-to-8譯碼器74LS138G1ABCY0Y1Y2Y3Y4Y5Y6Y774x13815141312111097645123Pin-8isGNDPin-16isVCC表示低電平有效譯碼器譯碼器4線-16線譯碼器譯碼器的應(yīng)用用譯碼器來(lái)實(shí)現(xiàn)邏輯函數(shù)。當(dāng)譯碼器在工作狀態(tài)下譯碼器的應(yīng)用例G1G2AG2BABCY0Y1Y2Y3Y4Y5Y6Y774x13815141312111097645123&100XYZ二——十進(jìn)制譯碼器74LS42七段顯示譯碼器BS201A滅零輸入端：滅燈輸入/滅零輸出：74x48A3A2A1A0abcdefg00001001七段顯示譯碼器燈測(cè)試端：七段顯示譯碼器七段顯示譯碼器編碼器RequestEncoderREQ1REQ2REQ3REQNRequestor’snumber優(yōu)先權(quán)編碼器74x14874x148EII7I6I5I4I3I2I1I0A2A1A0GSEO54321131211106791415EOInputOutputEII0I1I2I3I4I5I6I7A2A1A0GS1000000000XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX00XXX00000011111111111111111111111111111111111111111100000011001010011101001010110110101111011101EI----EnableGS---表示編碼器工作，并且有編碼信號(hào)輸入(GotSometing)EO---表示編碼器工作，但是沒(méi)有編碼信號(hào)輸入。74x148EII7I6I5I4I3I2I1I0A2A1A0GSEO54321131211106791415EII7I6I5I4I3I2I1I0A2A1A0GSEO5432113121110679141516線-4線編碼器Request15Request14Request13Request12Request11Request10Request9Request8Request7Request6Request5Request4Request3Request2Request1Request0&&&A3A2A1A0數(shù)據(jù)選擇器74x153數(shù)據(jù)選擇器ENABCD0D1D2D3D4D5D6D7YY74x15171110493211514131256數(shù)據(jù)選擇器的擴(kuò)展AY0Y1ENBC擴(kuò)展位數(shù)數(shù)據(jù)選擇器的應(yīng)用用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)邏輯函數(shù)ENABCD0D1D2D3D4D5D6D7YY74x1517111049321151413125600001111試用4選1數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)數(shù)值比較器+AB1位數(shù)值比較器如何比較數(shù)值比較器(74x85)數(shù)值比較器(74x85)A0B0A1B1A2B2B3A374x8523410912111314151765數(shù)值比較器(74x85)[注意]:當(dāng)只比較兩個(gè)四位二進(jìn)制數(shù)時(shí)，例:+5VX0Y0X1Y1X2Y2X3Y3X4Y4X5Y5X6Y6X7Y4A0B0A1B1A2B2B3A374x85A0B0A1B1A2B2B3A374x85數(shù)值比較器(CC14585)數(shù)值比較器(CC14585)半加器XY0011S11CoutXY00111全加器全加器的真值表ABCin0100011110SABCin0100011110Cout11111111?Cin是進(jìn)位輸入信號(hào)Cout是進(jìn)位輸出信號(hào)全加器ABCoSFA全加器邏輯符號(hào)Ci進(jìn)位傳輸信號(hào)Propagate進(jìn)位產(chǎn)生信號(hào)Generate全加器如何設(shè)計(jì)4-bit全加器?ABCoSFACiABCoSFACiABCoSFACiABCoSFACiCOUT超前進(jìn)位加法器對(duì)于四位二進(jìn)制數(shù)的加法，74x28374x283C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283C0C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283A0B0A1B1B2B3A2A3B7B6B5B4A7A6A5A4C8S[3:0]S[7:4]如何實(shí)現(xiàn)8位二進(jìn)制數(shù)的加法？組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象&&+10假設(shè)X=Y=10型冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象A1型冒險(xiǎn)消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法ZXY00011110011111存在0型冒險(xiǎn)消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法WXYZ00000111100111101111111111WXYZ00000111100111101111111111存在0型冒險(xiǎn)組合邏輯電路設(shè)計(jì)設(shè)計(jì)一個(gè)組合邏輯電路，實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的加法和減法運(yùn)算。用門(mén)電路實(shí)現(xiàn)；用3-to-8譯碼器實(shí)現(xiàn)組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)1111111111111111組合邏輯電路設(shè)計(jì)例：設(shè)計(jì)一個(gè)函數(shù)發(fā)生器電路，它的功能表如下表所示，要求：組合邏輯電路設(shè)計(jì)（1）用卡諾圖法寫(xiě)出函數(shù)Y的最簡(jiǎn)與或表達(dá)式；（2）用一個(gè)8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)；（3）用兩個(gè)3線——8線譯碼器74LS138實(shí)現(xiàn)；