計(jì)算機(jī)組成原理課件

2本課程是計(jì)算機(jī)及相關(guān)專業(yè)的專業(yè)基礎(chǔ)課，3數(shù)值、非數(shù)值數(shù)據(jù)，整數(shù)、小數(shù)，漢字，等。計(jì)內(nèi)部器(器的結(jié)構(gòu)與工作原理，器的組織與連接，高速器、ＣＡＣＨＥ等) 45數(shù)字計(jì)算機(jī)又可分為計(jì)算機(jī)和通用計(jì)算機(jī)。和 6 繞提高速度、提高字長(zhǎng)、擴(kuò)大容量、降低成本、 7第三節(jié)計(jì)算機(jī)的硬件運(yùn)算器進(jìn)行數(shù)據(jù)處理或信息加工器存放程序和數(shù)據(jù)（Ｐ９）程序是計(jì)算機(jī)進(jìn) 數(shù)據(jù)8控制器控制計(jì)算機(jī)各部分自動(dòng)協(xié)調(diào)的工作（Ｐ１０）

9層次的劃分不是，各層之間有時(shí)是相第二章 （S）r＝kn×rn-1+kn-1×rn-2+…+ki×ri-+…+k-m×r-m-(347)8(347.5)8=3×82+4×81+7×80+5×8-(34E.5)1＞十進(jìn)制fi八，十六進(jìn)制?fi二進(jìn)制2＞八，十六進(jìn)制?fi二進(jìn)制二進(jìn)制fi八進(jìn)制 (10110.01)=1×24+0×23+1×22+1×81+0×2-1+1×2-2(347.5)8=3×82+4×81+7×80+5×8-(34E.5)16=3×162+4×161+14×160+5×16- X0X1X2X3…Xi…Xn-2Xn- 1－2－n) 0≤︱X︱≤2n2n－1)X≤2n（16位整數(shù)范圍：215－1)X(215123.45=1234.5×10－1=12345×10=123450×10－4796.54＝0. ＝0. ＝－0. 0 ×201000.－0.e：比例因子的指數(shù)，稱為浮點(diǎn)的指數(shù)，是一個(gè)R：比例因子的基數(shù)，對(duì)于二進(jìn)計(jì)數(shù)值的機(jī)器在計(jì)算機(jī)的一個(gè)單元中分別予以表示， 1 — 0時(shí)，其絕 ＝(－1)s×(1)×2Ｅ－12 e－127 00000000000000000000000x＝(－１ 11111111111111111111111x＝(－１ 類型，如向量、矩陣、記錄等（Ｐ２３）。 適應(yīng)不同的處理要求，產(chǎn)生了多種數(shù)據(jù)編碼 符號(hào)位：0 [-0]原符號(hào)位： [＋0]反[－0]反符號(hào)位： 定點(diǎn)小數(shù)表示中，[-1]補(bǔ)移符號(hào)位：

2n≥－2n －103=[x1]原[x3]移

[x2]原[x6]補(bǔ)[x8]補(bǔ)[x4]移‘0’～

中,既可按從低位字節(jié)向字節(jié)的順序存放字符串的到的新的編碼稱為。其中增加的數(shù)據(jù)位稱為校

補(bǔ)碼加法的是[ｘ]補(bǔ)補(bǔ) (mod數(shù)用補(bǔ)碼表示時(shí),減法運(yùn)算的＋[]＋[]“求反且最末位加1”（簡(jiǎn)稱“求反加１”）,即可得到|<1. 法是采用雙符號(hào)位法,第二種方法是采用單補(bǔ) 2＞≥04＋ｘ0＞≥－2

原f原f原式中為被乘數(shù)符號(hào)＝0.1101＝0.1011. →＋→ =X·(Y12-1+Y22-2+…+Yn2-n=2-1(Y1X+2-1(Y2X+2-1(…+2-P1=2-P2=2-1(Yn-Pi=2-1(Yn-i+1X+Pi-Pn=2-1(Y1X+Pn-

→00.0110 01.0011→00.1001 00.1001→00.0100 01.000100.10000.1010.100.10.Pf=1⊕0=1【X×Y】原 X×Y=- A＝a1…a1a0B＝b1…b1b0 a

b P＝pm1…p1p0 Ci＝ai＋Ci－1ai⊕ECi－1, [X×Y]補(bǔ)＝[X]補(bǔ)×[(Y1－Y0)+(Y2－Y1)2－1(0－Yn)2－nX](Yi+1－Yi[P1]補(bǔ)={[P0]補(bǔ)+(Yn+1－Yn)[X]補(bǔ)}[P2]補(bǔ)={[P1]補(bǔ)+(Yn－Yn-1)[X]補(bǔ)}……[Pi]補(bǔ)={[Pi-1]補(bǔ)+(Yn-i+2－Yn-i+1)[X]補(bǔ)}……[Pn]補(bǔ)={[Pn-1]補(bǔ)+(Y2－Y1)[X]補(bǔ)}

[X×Y]補(bǔ)＝[Pn+1]補(bǔ)={[Pn]補(bǔ)+(Y1－Y0)[X]補(bǔ)}解：【X】補(bǔ)=1.0101【－X】補(bǔ)=0.1011【Y】補(bǔ)=1.01011.001 →11.00 00.0101 00.0101→00.0010

1.0 → →1111 【X×Y】補(bǔ) X×Y=0) ×)3 0000)111) 22) 339 43 1 被除數(shù),其原碼為原f.ｘ－…除數(shù),其原碼為原f.ｙ－…原

+(-y)

+(-y) +(-y)

+(-y) [X÷Y]原∴X÷Y=-當(dāng)控制端P＝0時(shí),CAS余數(shù)左移10，余數(shù)左 術(shù)運(yùn)算和邏輯運(yùn)算的功能,而且具有先行進(jìn)位邏輯,從Fi＝Ai⊕Bi⊕CiCi＋1＝ 控制參數(shù)S0,S1,S2S3分別控制輸入Ai和Bi產(chǎn)生Y和X的函數(shù)。其中Yi是受S0,S1控制的Ai和Bi的組合函數(shù),而Xi是受S2S3控制的Ai和Bi組合函數(shù),其函數(shù)關(guān)表達(dá)式如（Ｐ５３）２.3６。Ci=XiYi+(Xi⊕Yi)Ci－1=Pi=X+P１C０

設(shè)則它除了S0－S3四個(gè)控制端外,還有一個(gè)控制端,用于當(dāng)時(shí)對(duì)進(jìn)位信號(hào)沒有任何影響。此時(shí)F不 進(jìn)位輸出,即C有關(guān),因此時(shí),進(jìn)行算術(shù)運(yùn)算。當(dāng)時(shí),了各位的進(jìn)位輸出,即C＝0,因此各位的運(yùn)算結(jié)果F僅與Y和X有關(guān),故時(shí),進(jìn)行邏輯74181的運(yùn)算功能見 Cn＝G0＋Cn＝G1＋ ＝G1＋G0P1＋Cn＝G2＋ ＋＝G2＋GP＋GCn＋4 ＝G3＋G2P3＋GPPP*＝P0P1P2P3設(shè)有兩個(gè)浮點(diǎn)數(shù)和＝2E·Mｘ＝2E·Mｙ ， E－Eｙ±M)2ｙ，

E<＝Eｙ

先求階差△位 尾數(shù)上溢：兩個(gè)同符號(hào)尾數(shù)相加產(chǎn)生了最 設(shè)有兩個(gè)浮點(diǎn)數(shù)和ｘ１＞0操作數(shù)檢查。４＞結(jié)果規(guī)格化５ 移移＋[－] 用0參加加減運(yùn)算。低位符號(hào)位為0時(shí),表明結(jié)果上溢,為1時(shí),表明1,0時(shí),表明Ti完成以后，Tj才能開始工作。具有 為τ,線性流水線的時(shí)鐘周期定義為f＝1/τ。輸入流水線，不論有多少級(jí)過，每隔一個(gè)時(shí)鐘周從理論上說，一個(gè)具有k級(jí)過當(dāng)n>>k時(shí),Ck－>k。這就是說,理論上k級(jí)線性流水線 以異步方式與80386并行工作，80×相當(dāng)于386的一個(gè)奔騰CPU將浮點(diǎn)運(yùn)算器包含在內(nèi)。浮點(diǎn)運(yùn)算指令執(zhí)行過程分為8段流水線。前4段為指令預(yù)取第三章內(nèi) 為了解決對(duì)器要求容量大，速度快，成本低三者之間的，目前通常采用多級(jí)器體系結(jié)構(gòu)，即使用高速緩沖器、主器和外（輔助）器構(gòu)成的多級(jí)（三級(jí)） 容量小 容量不大 特點(diǎn)：在多級(jí)器管理系統(tǒng)中，各級(jí)器承擔(dān)各Cache提速；外存提供大容量；主存提供運(yùn)行程序和數(shù)據(jù)的。 第二節(jié) 片選在地址選擇時(shí)，首先要選片,只有當(dāng)片選制線在讀/寫器過程中的相互關(guān)系。 第三節(jié) 、 DRAM器的元是由一個(gè)MOS晶體管和電容組成的電路。其中的MOS管作為開關(guān)使用，而的信息是由電容器上3 列地址選通。減少地址的引線。儲(chǔ)器的元需要定期刷新（充電），否則 刷新周期：從上一次對(duì)整個(gè)器刷新結(jié)束到下一次對(duì)整個(gè)器全部刷新一遍為止的時(shí) 0 ，而對(duì)此外

器(FlashMemory) 器速度成為限制計(jì)算機(jī)高速處理的主要加長(zhǎng)器的字長(zhǎng)。還可以采用并行操作的雙端口存儲(chǔ)器和多體交叉器。 雙端口器是指同一個(gè)器具有兩組相互獨(dú)立高速工作的器。如圖為2K×16位雙端口器IDT7133的邏輯框的地址線、數(shù)據(jù)線和控制線，因而可以對(duì)器中任 寫操作，一定不會(huì)發(fā)生。當(dāng)任一端口被選中驅(qū)動(dòng)時(shí)，就可對(duì)整個(gè)器進(jìn)行存取，每一個(gè)端口都有自 一個(gè)由若干個(gè)模塊組成的主器是線性編址的。順序方式：在多模塊的器中，地址按順序分增添模塊來擴(kuò)充器容量比較方便。但各模塊串行工作，器的帶寬受到了限制。 當(dāng)進(jìn)行連續(xù)數(shù)據(jù)時(shí)，CPU同時(shí)四個(gè)模塊，由器控制部件控制它們分時(shí)使用數(shù)據(jù)總線進(jìn)行信息傳遞。這是一種流水線并行器結(jié)構(gòu)。下面我們看看多模塊交叉一個(gè)字的周期為T，總線傳送周期為τ，器 保證啟動(dòng)某模塊后經(jīng)mτ時(shí)間再次啟動(dòng)該模塊時(shí)， n個(gè)字t1=T+(n-1)τ=mτ+(n-1)τ=(m+n-1)τ 當(dāng)CPU主存中一個(gè)字時(shí)，便發(fā)出此字的內(nèi)存cache中： 的局部性，使得cache 若tc表示命中時(shí)的cache時(shí)間，tm表示未命中時(shí)的主存時(shí)間，1-h表示未，則cache/主存系統(tǒng)的平均時(shí)間ta為：設(shè)r=tm/tc表示主存慢于cache的倍率,e表示效 方式三種。 i=jmodm 生。因此適合大容量cache采用。q＝j(luò)mod組相聯(lián)映射方式中的每組行數(shù)v一般取值較小，這種規(guī)模的v路比較器容易設(shè)計(jì)。而塊在組中的排放又有一定的靈活性，減少。 80486包含8KB片內(nèi)cache,采用每行16B的4路 唯一能接收令。調(diào)試，造成硬件資源浪費(fèi)。為此人們又提出了便 AC中的數(shù)；（A）表示內(nèi)存中地址為A的單元中 較容易，書寫起來比較方便，閱讀程序容易理解。 計(jì)算機(jī)中的指令和數(shù)據(jù)都是存放在器中的，對(duì)指令和數(shù)據(jù)的都是通過單元的地址編碼進(jìn)是順序存放在器中的。當(dāng)執(zhí)行一段程序時(shí)，通常 器或在指令中數(shù)據(jù)塊的起始地址（首地址）和數(shù)據(jù)塊如果數(shù)據(jù)塊是變長(zhǎng)的，可用三種方法它的長(zhǎng) 單元時(shí)，由一個(gè)址再加上某些寄存器提供的16位偏移量來形成實(shí)際的20位物理地址。這個(gè)址就是位補(bǔ)全0,得到20位段址，再加上16位段內(nèi)偏移，在保護(hù)模式下，32位段址加上段內(nèi)偏移得到32位線性地址。由管理部件將其轉(zhuǎn)換成32位的物 PowerPC是RISC機(jī)器，它采用了一組相當(dāng)簡(jiǎn) CPU對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)的，它具有如下四方指令控制程序的順序控制稱為指令控制。由于程操作控制一條指令的功能往往是由若干個(gè)操作信出的每條指令的操作信號(hào)，把信號(hào)送往相應(yīng) 相對(duì)控制器而言，運(yùn)算器接受控制器令而進(jìn)） 測(cè)試，以便識(shí)別所要求的操作。指令譯 某些來確定下一條指令的地址。而程序計(jì)數(shù)器正是地址寄存器用來保存當(dāng)前CPU所的內(nèi)存單元的讀/ 設(shè)備交換信息時(shí)，我們同樣使用地址寄1位觸發(fā)器保存。狀態(tài)等信息，以便使CPU和系統(tǒng)了解機(jī)器運(yùn)行信號(hào)，產(chǎn)生控制信號(hào)，以便正確地建立數(shù)據(jù) 它們是：硬布線控制器、微程序控制器、控制器產(chǎn)生。因此，還需要時(shí)序產(chǎn)生器，對(duì)實(shí)施時(shí)第二 指令周CPU周期：又稱機(jī)器周期，CPU 微指令寄存器用來存放由控制器讀出的一條微指令信息。其中微地址寄存器決定將要的下一 0000000000001111110010100100100000000001000100110000000010100010010010000000 制。缺點(diǎn)是微指令字較長(zhǎng)，因而使控制器容量較個(gè)小組(即一個(gè)字段)，然后通過小組(字段）譯 硬布線控制器是早期設(shè)計(jì)計(jì)算機(jī)的 是指令操作碼譯輸出Im(確定是什么指令)，時(shí)序程可用圖5.32一、M6800 8088 三、IBM370 80486 是位的CPU，內(nèi)部結(jié)構(gòu)如圖5.36所

因素，以“數(shù)量取勝為原則來大幅度提高計(jì)算機(jī)的指時(shí)間和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間 的過。目前，幾乎所有的高性能計(jì)算機(jī)都采用了處理機(jī)流水線又稱為宏流水線，是指程序步驟的并 相關(guān)，使流水線斷流。 。 控制相關(guān)是由轉(zhuǎn)移指令引起的。當(dāng)執(zhí)行轉(zhuǎn)移 四、pentium 一個(gè)32位微處理器。但它通向器的外部數(shù)總線寬 奔騰CPU內(nèi)部包含了一個(gè)8 。二、RISCCPU1、MC88110CPUMC88110CPU是一個(gè)RISC處理器。處理器有12 MC88110是 。第十節(jié) 一、多的媒介，它包括信息的實(shí)體與傳遞信息的載體兩 多 為適應(yīng)多技術(shù)發(fā)展，一是需要開發(fā)具有多媒 技術(shù)融合到CPU 為SIMD()的并行處理。 圖5.44表示PCMP指令的功能示意，對(duì)應(yīng)部5.4543241616實(shí)現(xiàn)動(dòng)態(tài)執(zhí)行的關(guān)鍵：取消傳統(tǒng)的“取指和“執(zhí)個(gè)指令緩沖開辟一個(gè)較長(zhǎng)的指令窗口，以便允許 上，所以容量不會(huì)受到設(shè)備多少的影響。在雙總線系統(tǒng)中，CPU對(duì)總線和系統(tǒng)總線必須有不同在單總線系統(tǒng)中，主存和I/O傳送可使用相同的指令，多快地從內(nèi)存送給一臺(tái)設(shè)備。 CPU總線：也稱CPU— 級(jí)可硬件中斷。另外，ISA總線控制邏輯還通過標(biāo)控制器(8042微處理器)等相連接。橋在此起到了信號(hào)速度緩沖、電平轉(zhuǎn)換和控pentium個(gè)人機(jī)總線系統(tǒng)中有一個(gè)組，簡(jiǎn)稱PCI組，它包括主存控制器和cache控制器、北橋和南橋。它們?cè)谙到y(tǒng)中起著至 鏈?zhǔn)讲樵兎绞降闹饕攸c(diǎn)：離仲裁器最近的鏈?zhǔn)讲樵兎绞降娜秉c(diǎn)對(duì)詢問鏈的電路故障很敏 相當(dāng)靈活；可以用()響應(yīng)來自無效設(shè)備的請(qǐng) 定時(shí)：出現(xiàn)在總線上的時(shí)序關(guān)系。 在異步定時(shí)協(xié)議中，后一出現(xiàn)在總線上的時(shí)刻取決于前一的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)對(duì)于CPU(主方)、器(從方)而言的塊傳送，(器字長(zhǎng))的4倍。 束的聚焦能力。同時(shí)刷新器要有與顯示像素?cái)?shù)相對(duì)應(yīng)的空間，用來灰度級(jí)越多，圖像層次越清楚真?；叶燃?jí)取決于每個(gè)像素對(duì)應(yīng)刷新器單元的位數(shù)和CRT本身的 信息在刷新器，也叫器。刷新器的容量由圖像分辨率和灰度級(jí)決刷新器的存取周期必須滿足刷新頻率的要求。容量和存取周期是刷新器的重要技術(shù)指標(biāo)。 充滿整個(gè)畫面，因此要求掃過整個(gè)屏幕。 碼被存放在器VRAM中，以備刷新。令組成顯示文件存放在緩沖器，緩存中的顯示文控制在屏幕上的移動(dòng)。為了在屏幕上保留持久是：把對(duì)應(yīng)于屏幕上每個(gè)像素的信息都用器存起

一、CPU 由控制器和運(yùn)算器組成(見P120圖 指令寄存器(IR)：保存(暫存)當(dāng)前執(zhí)行的指 程序計(jì)數(shù)器PC：保存將要取出并執(zhí)行的指通用寄存器組GR：CPU中暫存處理數(shù)據(jù)。為ALU和尋址方式服務(wù)。程序狀態(tài)字PSW：存放程序運(yùn)行時(shí)工作方

要涉及兩類操作：器的讀操作和器的寫操作。(取指令的操作屬于器的讀操 器取指令→IR，(PC