第3章：邏輯門(mén)電路課件

同學(xué)們好數(shù)字邏輯電路使用教材數(shù)字電子技術(shù)基礎(chǔ)清華大學(xué)出版社出版伍時(shí)和、吳友宇等編寫(xiě)主講：伍時(shí)和6/7/20232數(shù)字邏輯電路數(shù)字電子技術(shù)基礎(chǔ)第3章邏輯門(mén)電路

3.1分立元件門(mén)電路 3.2TTL集成邏輯門(mén) 3.3發(fā)射極耦合邏輯門(mén)（ECL） 3.4MOS邏輯門(mén) 3.574系列和4000系列邏輯門(mén)電路的使用

6/7/20233數(shù)字邏輯電路主要內(nèi)容邏輯門(mén)電路是實(shí)現(xiàn)邏輯函數(shù)運(yùn)算的硬件電路結(jié)構(gòu)，并利用電路的輸入和輸出電平關(guān)系確定電路可以實(shí)現(xiàn)何種邏輯運(yùn)算，通常采用正邏輯賦值，將電路的高電平賦值1，低電平賦值0，并用輸入信號(hào)表示邏輯運(yùn)算的自變量，用電路的輸出信號(hào)表示邏輯函數(shù)運(yùn)算的因變量。門(mén)電路的基本的電路元件是二極管、三極管（單極或雙極型）及電阻等。二極管與門(mén)、或門(mén)電路，三極管非門(mén)電路的工作原理。TTL門(mén)電路、CMOS門(mén)電路的電路結(jié)構(gòu)和原理，以及使用中的注意事項(xiàng)等。集電極開(kāi)路門(mén)、傳輸門(mén)、三態(tài)輸出門(mén)等。了解電路的輸入特性和輸出特性。3.1分立元件門(mén)電路3.1.1二極管開(kāi)關(guān)特性二極管的V安特性可以用下述指數(shù)表達(dá)式近似的表示。

ID=IDS(eVd/VT-1)其中Vd

為二極管（PN結(jié)）的外加電壓；VT=K·T/q=[1.38×10-23/1.602×10-19]，在T=300時(shí)，VT=25.8mV=26mV,K波爾茲曼常數(shù)=1.38×10-23庫(kù)V，q電子電荷量=1.602×10-19庫(kù)，T絕對(duì)溫度=2730C+t0C。6/7/20235數(shù)字邏輯電路由二極管的V安特性可以看出，若二極管外加正向電壓，且超過(guò)二極管的正向開(kāi)啟電壓Vth，二極管正向?qū)?，流?jīng)二極管的電流較大，其正向電壓降維持在0.5～0.7V之間，若將二極管作為一個(gè)開(kāi)關(guān)元件，相當(dāng)于開(kāi)關(guān)閉合。若二極管外加反向電壓，且不超過(guò)VBR，或小于Vth的正向電壓，流過(guò)二極管的電流很小，外加電壓基本上等于二極管兩端的電壓值，此時(shí)相當(dāng)于開(kāi)關(guān)斷開(kāi)。如果將E改為電路的輸入信號(hào)電壓Vi，而且為高電平VH（比Vth大幾倍以上）和低電平VL（小于Vth）的脈沖電壓信號(hào)，二極管可以當(dāng)成理想的開(kāi)關(guān)元件，Vi為高電平VH時(shí)，二極管導(dǎo)通，Vi為低電平VL時(shí)，二極管處于完全截止?fàn)顟B(tài)。二極管從反向截止到正向?qū)?，或者從正向?qū)ǖ椒聪蚪刂梗鋾r(shí)間是很短的，若工作電壓的頻率不高，這種轉(zhuǎn)換過(guò)程所需要的時(shí)間完全可以忽略不計(jì)。如果輸入信號(hào)的頻率很高時(shí)，脈沖周期到達(dá)μs，ns級(jí)，就得考慮其影響了。3.1.1二極管開(kāi)關(guān)特性6/7/20236數(shù)字邏輯電路2．二極管的開(kāi)關(guān)特性1)二極管的正向?qū)ǘO管從反向截止轉(zhuǎn)為正向?qū)ㄟ^(guò)程所需要的時(shí)間稱為正向開(kāi)通時(shí)間。這個(gè)時(shí)間與反向的恢復(fù)時(shí)間相比較是很小的。在反向電壓的作用下，勢(shì)壘區(qū)變厚，存在一定的電荷積累，這部分積累的電荷為PN結(jié)兩邊的摻雜離子的復(fù)合電荷，與正向?qū)ǖ碾姾煞e累相比要小得多。外加反向電壓轉(zhuǎn)為正向電壓時(shí)，這部分電荷很快被外加的正向電源拉走，使PN結(jié)變窄（?。?。正向?qū)〞r(shí)，PN結(jié)的正向電壓很小，正向電阻很小，且為多數(shù)載流子形成電流，故此電流上升很快，所以正向開(kāi)通時(shí)間很短，與反向恢復(fù)時(shí)間相比可以忽略不計(jì)。3.1.1二極管開(kāi)關(guān)特性6/7/20237數(shù)字邏輯電路2)二極管從正向?qū)ǖ浇刂褂幸粋€(gè)反向恢復(fù)過(guò)程。當(dāng)輸入信號(hào)電壓為高電平VH時(shí)，二極管正向?qū)ǎ琍區(qū)接輸入信號(hào)的高電位端，N區(qū)接輸入信號(hào)的低電位端，形成多數(shù)載流子的擴(kuò)散電流。由于VH>>VDON(二極管正向?qū)妷航?，所以流過(guò)二極管的正向電流IP為：。3.1.1二極管開(kāi)關(guān)特性6/7/20238數(shù)字邏輯電路2)二極管從正向?qū)ǖ浇刂褂幸粋€(gè)反向恢復(fù)過(guò)程。當(dāng)輸入信號(hào)電壓為高電平VH突變?yōu)榈碗娖絍L（其值為負(fù)VH）時(shí)，二極管由正向?qū)ㄍ蝗患由戏聪螂妷海硐氲那闆r下ID≈0，但實(shí)際上存在一個(gè)恢復(fù)過(guò)程，開(kāi)始，反向電流IR為：

式中VD為外加電壓突變瞬間二極管PN結(jié)的電壓降，約為0.7V。3.1.1二極管開(kāi)關(guān)特性6/7/20239數(shù)字邏輯電路維持IR=VL/R這一過(guò)程所用的時(shí)間ts稱為存儲(chǔ)時(shí)間，然后才逐步下降到0.1IR

。規(guī)定此時(shí)才進(jìn)入反向截止?fàn)顟B(tài)。反向電流從IR=VL/R下降到0.1IR

所用的時(shí)間稱為反向度越時(shí)間tr

。tf=ts+tr稱為反向恢復(fù)時(shí)間。反向恢復(fù)時(shí)間一般在幾個(gè)納秒以下，長(zhǎng)短與二極管的擴(kuò)散電容及電阻R的大小有關(guān)。3．產(chǎn)生反向恢復(fù)過(guò)程的原因---電荷存儲(chǔ)效應(yīng)3.1.1二極管開(kāi)關(guān)特性6/7/202310數(shù)字邏輯電路3.1分立元件門(mén)電路當(dāng)輸入信號(hào)電壓為高電平VH，P區(qū)接輸入信號(hào)的高電位端，N區(qū)接輸入信號(hào)的低電位端，形成多數(shù)載流子的擴(kuò)散電流二極管正向?qū)āU(kuò)散到P區(qū)的自由電子和擴(kuò)散到N區(qū)的空穴這些多數(shù)載流子在這兩個(gè)區(qū)域并不是均勻分布的，而是形成靠近PN結(jié)附近濃度大，靠外接電極處濃度小的梯度分布。而且勢(shì)壘區(qū)變窄，PN結(jié)存在一定的載流子存儲(chǔ)。這是因?yàn)檩d流子跨越PN結(jié)到達(dá)相應(yīng)電極時(shí)需要一定的運(yùn)動(dòng)時(shí)間。二極管正向?qū)〞r(shí)，P區(qū)和N區(qū)的非平衡載流子的積累現(xiàn)象稱為電荷存儲(chǔ)效應(yīng)。當(dāng)輸入信號(hào)電壓由高電平VH突變?yōu)榈碗娖絍L，P區(qū)接輸入信號(hào)的低電位端，N區(qū)接輸入信號(hào)的高電位端，在突變的瞬間，正向時(shí)擴(kuò)散到P區(qū)的自由電子和擴(kuò)散到N區(qū)的空穴這些多數(shù)載流子形成，多數(shù)載流子由于電荷存儲(chǔ)效應(yīng)尚有一部分未達(dá)到外部連接電極。電荷存儲(chǔ)效應(yīng)積累非平衡載流子將形成反向漂移電流，即N區(qū)積累的空穴向P區(qū)漂移，P區(qū)積累的自由電子向N區(qū)漂移，在這部分積累的電荷消失之前，PN結(jié)也來(lái)不及變厚；這樣PN結(jié)基本保留正向?qū)〞r(shí)基本相同數(shù)量級(jí)的反向電壓降，所以二極管維持反向電流IR=VL/R，直到PN結(jié)兩邊積累非平衡載流子基本消失，這一過(guò)程才開(kāi)始結(jié)束；此后信號(hào)源向PN結(jié)補(bǔ)充空穴（N區(qū)一側(cè)）和電子（P區(qū)一側(cè)），電流也逐步下降，直到最終二極管截止，整個(gè)過(guò)程結(jié)束。6/7/202311數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性1.雙極型三極管（BipolarjunctionTransistor，BJT）的結(jié)構(gòu)雙極型三極管的基本結(jié)構(gòu)以平面擴(kuò)散型為主，即在一塊單晶半導(dǎo)體上通過(guò)擴(kuò)散摻雜—外延—擴(kuò)散摻雜—外延—再擴(kuò)散摻雜等工藝先后生產(chǎn)3層NPN型半導(dǎo)體或PNP型半導(dǎo)體，每層引出相應(yīng)的連接電極，然后封裝，就構(gòu)成一個(gè)三極管。三層半導(dǎo)體按N、P、N型先后排布的，稱為NPN型三極管；三層半導(dǎo)體按P、N、P型先后排布的，稱為PNP型三極管。摻雜的濃度和每層的厚薄、層間的交界面都不相同，這些均由生產(chǎn)過(guò)程中進(jìn)行嚴(yán)格控制。6/7/202312數(shù)字邏輯電路2.雙極型三極管的伏安特性3.1.2雙極型三極管的開(kāi)關(guān)特性輸入特性：是指基極電流和基極、發(fā)射極之間電壓的大小關(guān)系；輸出特性：是指集電極電流和集電極、發(fā)射極之間的電壓大小關(guān)系。輸入特性：形狀與二極管的正向特性基本相同。當(dāng)基極與發(fā)射極之間外加電壓VBE低于其正向開(kāi)啟電壓Vth時(shí)，基極電流很小，可以認(rèn)為接近于0，這種情況下，三極管處于截止工作狀態(tài)；而當(dāng)基極與發(fā)射極之間外加電壓高于其正向開(kāi)啟電壓Vth時(shí)，三極管的基極電流隨VBE的上升而快速上升。而且基極與發(fā)射極之間的電壓一般不超過(guò)0.7V（硅材料管），處于開(kāi)關(guān)工作狀態(tài)的三極管，這一電壓稱為導(dǎo)通電壓，并用VON表示。若VBE在Vth～VON之間變化，基極電流的變化量與VBE的變化量具有接近于線性變化的關(guān)系，這一范圍內(nèi)，三極管可以工作于放大狀態(tài)或飽和狀態(tài)。6/7/202313數(shù)字邏輯電路2.雙極型三極管的伏安特性——輸出特性3.1.2雙極型三極管的開(kāi)關(guān)特性圖中直流負(fù)載線是指在直流電源電壓的作用下，IC與VCE之間的變化關(guān)系。從圖中可以看出，輸出特性可以分成3個(gè)工作區(qū)。6/7/202314數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性2.雙極型三極管的伏安特性——輸出特性（1）截止工作區(qū)：IB為0以下的工作區(qū)，這一區(qū)域，IC很小，且等于ICEO，大小在1μA以下，VCE接近于電源電壓VCC。根據(jù)三極管的輸入特性，此時(shí)VBE應(yīng)低于其正向開(kāi)啟電壓Vth，即就是雙極型三極管的發(fā)射結(jié)外加反向電壓（稱為反偏）或外加正向電壓但小于Vth的狀態(tài)。而此時(shí)由于VCE接近于電源電壓VCC，集電極電位高于基極電位（NPN型管），所以“集電結(jié)”外加反向電壓（稱為反偏）狀態(tài)。（2）放大工作區(qū)：IC隨IB正比增加的工作區(qū)域。在這一工作區(qū)，VBE在大于Vth和接近VON之間變化，IC≈βIB，VCE對(duì)IC影響很小。三極管的發(fā)射結(jié)外加電壓處于正向（正偏）狀態(tài)。而此時(shí)由于VCE小于電源電壓VCC，但集電極電位還是高于基極電位（NPN型管），所以“集電結(jié)”外加反向電壓（反偏）狀態(tài)。6/7/202315數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性2.雙極型三極管的伏安特性——輸出特性（3）飽和工作區(qū)：IC不隨IB正比增加的工作區(qū)域。在這一工作區(qū)，VBE在大于或等于VON之間的范圍變化，IC≠βIB，而是等于集電極的飽和電流ICS，ICS＝(VCC－VCES)/RC，VCE較小，并稱其為飽和電壓降VCES，且對(duì)IC影響較大。此時(shí)，三極管的發(fā)射結(jié)外加電壓處于正向（正偏）狀態(tài)VBE=0.7V。而此時(shí)由于VCE很小，在0.3V以下（硅管），使集電極電位還是低于基極電位（NPN型管），所以“集電結(jié)”外加正向電壓（正偏）狀態(tài)。

處于開(kāi)關(guān)工作狀態(tài)的雙極型三極管，穩(wěn)定時(shí)，將工作于截止?fàn)顟B(tài)，或者飽和狀態(tài)；只是在從飽和狀態(tài)突變到截止?fàn)顟B(tài)的過(guò)程中，或從截止?fàn)顟B(tài)突變到飽和狀態(tài)的過(guò)程中，中間一定會(huì)經(jīng)歷一段放大工作狀態(tài)變化過(guò)程。6/7/202316數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性2.雙極型三極管的伏安特性——輸出特性雙極型三極管的三種工作狀態(tài)及其特點(diǎn)。6/7/202317數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性必定使VBE<Vth，根據(jù)三極管的輸入特性曲線，可以確定IB≈0，此時(shí)集電極電流IC很小，IC≈0，所以集電極外接電阻RC兩端的電壓也接近于0，雙極型三極管集電極與發(fā)射極之間連接的開(kāi)關(guān)作用相當(dāng)于有觸點(diǎn)開(kāi)關(guān)的“斷開(kāi)”。輸出電壓：Vo=VCE=VCC3.雙極型三極管的伏安特性——脈沖工作特點(diǎn)輸入電壓的低電平低于雙極型三極管的開(kāi)啟電壓時(shí)6/7/202318數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性3.雙極型三極管的伏安特性——脈沖工作特點(diǎn)輸入信號(hào)電壓Vi為高電平時(shí)，VBE＝VON=0.7V（硅管）VCES為三極管集電極與發(fā)射極之間的飽和電壓。

三極管集電極飽和電流若成立

若不成立，晶體管工作于放大狀態(tài)而集電極電流為

晶體管處于飽和工作狀態(tài)Vo=VCES=0.3V6/7/202319數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性4.雙極型三極管的脈沖工作波形和開(kāi)關(guān)時(shí)間(a)輸入電壓的波形0+ViHViLVit(b)輸出電流的波形t0tstdtfiC0.1ICStτ0.9ICSICSt0tstdtfVO0.1VOHtτ0.9VOHVOH(c)輸出電壓的波形圖3.1.9三極管脈沖工作波形1）脈沖工作波形在理想的情況下電路的輸出電壓波形也是理想的脈沖電壓信號(hào)。但是由于三極管內(nèi)部電流和電壓的建立不可能即時(shí)完成，故此輸出電壓的波形與輸入電壓波形不是同步地發(fā)生變化，而是落后于輸入電壓的波形。

6/7/202320數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性4.雙極型三極管的脈沖工作波形和開(kāi)關(guān)時(shí)間(a)輸入電壓的波形0+ViHViLVit(b)輸出電流的波形t0tstdtfiC0.1ICStτ0.9ICSICSt0tstdtfVO0.1VOHtτ0.9VOHVOH(c)輸出電壓的波形圖3.1.9三極管脈沖工作波形2）開(kāi)關(guān)時(shí)間輸入電壓Vi從低電平ViL跳變?yōu)楦唠娖絍iH時(shí)，三極管從截止工作狀態(tài)變?yōu)轱柡凸ぷ鳡顟B(tài)，集電極電流的增加要靠從發(fā)射極發(fā)出的電子流進(jìn)行傳載，電子流經(jīng)歷的路程是發(fā)射結(jié)、基區(qū)、集電結(jié)等，電流上升需要經(jīng)歷一段建立、增加、到飽和所需的時(shí)間，這段時(shí)間稱為三極管的開(kāi)通時(shí)間ton

ton=td+tr的時(shí)間。6/7/202321數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性4.雙極型三極管的脈沖工作波形和開(kāi)關(guān)時(shí)間(a)輸入電壓的波形0+ViHViLVit(b)輸出電流的波形t0tstdtfiC0.1ICStτ0.9ICSICSt0tstdtfVO0.1VOHtτ0.9VOHVOH(c)輸出電壓的波形圖3.1.9三極管脈沖工作波形當(dāng)輸入電壓Vi從高電平ViH跳變?yōu)榈碗娖絍iL時(shí)，三極管從飽和工作狀態(tài)變?yōu)榻刂构ぷ鳡顟B(tài)，集電極電流從飽和電流下降到接近于0，需要等待將積累在基區(qū)、發(fā)射結(jié)和集電結(jié)的電荷全部消散這一段過(guò)程所需的時(shí)間，ts和tf的時(shí)間；這段時(shí)間稱為關(guān)閉時(shí)間toff

2）開(kāi)關(guān)時(shí)間6/7/202322數(shù)字邏輯電路3.1.2雙極型三極管的開(kāi)關(guān)特性4.雙極型三極管的脈沖工作波形和開(kāi)關(guān)時(shí)間延遲時(shí)間td

從+ViH加入開(kāi)始到集電極電流上升到0.1ICS所需的時(shí)間。上升時(shí)間tr

集電極電流從0.1ICS上升到0.9ICS所需的時(shí)間。存儲(chǔ)時(shí)間ts

從輸入電壓下降ViL開(kāi)始，到集電極電流下降到0.9ICS所需的時(shí)間。下降時(shí)間tf

集電極電流從0.9ICS下降到0.1ICS到所需的時(shí)間。開(kāi)通時(shí)間ton=td+tr

從ViH加入開(kāi)，始到集電極電流上升到0.9ICS所需的時(shí)間。關(guān)閉時(shí)間toff=ts+tf

從輸入電壓下降到ViL開(kāi)始,到集電極電流下降到0.1ICS所需的時(shí)間。這一時(shí)間反映晶體管從導(dǎo)通到截止所用的時(shí)間。這些時(shí)間：一般在幾十到幾百納秒之間。2）開(kāi)關(guān)時(shí)間6/7/202323數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性MOS管的全稱為金屬—氧化物—半導(dǎo)體場(chǎng)效應(yīng)管：MOSFET管（Metal－Oxide－SemicconductorTypeFieldEffectTransistor.）是場(chǎng)效應(yīng)管的一種形式，由于其柵極與漏極、源極之間處于完全絕緣狀態(tài)，所以其輸入電阻將大大提高，可達(dá)1011?～1015?。所以是一種低功耗的開(kāi)關(guān)器件。目前大規(guī)模的數(shù)字集成電路，都是采用這種器件構(gòu)成。耗盡型：當(dāng)VGS=0時(shí)，導(dǎo)電溝道已經(jīng)存在相應(yīng)的足夠多的導(dǎo)電粒子，此時(shí)，若VDS不為零，Ids也不為零。增強(qiáng)型：當(dāng)VGS=0時(shí)，導(dǎo)電溝道不存在相應(yīng)的足夠多的導(dǎo)電粒子，只要VGS=0，不論VDS為零與否，Ids都接近于零。MOS管的種類(lèi)N導(dǎo)電溝道P導(dǎo)電溝道。根據(jù)其導(dǎo)電溝道載流粒子不同增強(qiáng)型耗盡型。柵極電壓對(duì)導(dǎo)電溝道的控制作用不同6/7/202324數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性gd柵極漏極s源極N型導(dǎo)電溝道P型襯底PN耗盡層N+N+金屬鋁氧化層N溝道MOS管結(jié)構(gòu)剖面圖P型襯底引線dsgP襯底增強(qiáng)型N溝道符號(hào)dsgP襯底耗盡型N溝道符號(hào)在一塊低參雜的P型半導(dǎo)體材料為襯底的基礎(chǔ)上，利用參雜方法，擴(kuò)散兩個(gè)高參雜區(qū)（N+型），然后再在其表面生成一層二氧化硅的表面絕緣層，并在這一表面絕緣層及兩個(gè)區(qū)（N+型）的表面安置3個(gè)鋁引出電極——即g(柵極)、d(漏極)、s(源極)；同時(shí)，在P型襯底引出另外一個(gè)電極，作為接公共端——“地”之用。N溝道MOS管的結(jié)構(gòu)6/7/202325數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性gd柵極漏極s源極P型導(dǎo)電溝道N型襯底PN耗盡層P+P+金屬鋁氧化層N溝道MOS管結(jié)構(gòu)剖面圖N型襯底引線dsgP襯底增強(qiáng)型P溝道符號(hào)dsgP襯底耗盡型P溝道符號(hào)在一塊低參雜的N型半導(dǎo)體材料為襯底的基礎(chǔ)上，利用參雜方法，擴(kuò)散兩個(gè)高參雜區(qū)（P+型），然后再在其表面生成一層二氧化硅的表面絕緣層，并在這一表面絕緣層及兩個(gè)區(qū)（P+型）的表面安置3個(gè)鋁引出電極——即g(柵極)、d(漏極)、s(源極)；同時(shí)，在N型襯底引出另外一個(gè)電極，作為接公共端——“地”之用。P溝道MOS管的結(jié)構(gòu)6/7/202326數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性VDSsgd柵極漏極源極P型襯底PN耗盡層N+N+（a）N溝道MOSFET管基本工作原理示以圖vGS=0時(shí)，未形成感應(yīng)導(dǎo)電溝道iD=0P型襯底引線當(dāng)柵極與源極之間短接（注意襯底與源極也短接在一起）VGS=0時(shí)，漏極、源極之間的通道未形成感應(yīng)導(dǎo)電自由電子層，即連接漏極、源極之間的P型襯底區(qū)仍然為低濃度參雜的P型半導(dǎo)體區(qū)，這樣，漏極、源極與P型襯底區(qū)之間形成的兩個(gè)PN結(jié)成為兩個(gè)二極管的背靠背的連接，不管VDS如何變化，總有一個(gè)PN結(jié)反向偏置，使IDS基本上為零。1.MOS管的結(jié)構(gòu)及工作原理(1)VGS=0的工作狀態(tài)6/7/202327數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性IDSVDSN型感生導(dǎo)電溝道sgd柵極漏極源極P型襯底PN耗盡層N+N+(b)N溝道MOSFET管基本工作原理示以圖vGS>VT時(shí)，形成感應(yīng)導(dǎo)電溝道,iD≠0P型襯底引線VGS漏極、源極之間加一正向電壓VGS（注意襯底與源極也短接在一起）且VGS≠0時(shí)，漏極、源極之間的通道將形成感應(yīng)導(dǎo)電溝道，即連接漏極、源極之間的P型襯底區(qū)產(chǎn)生感應(yīng)導(dǎo)電粒子——自由電子，這樣，漏極、源極與P型襯底區(qū)之間的連接形成由自由電子構(gòu)成的導(dǎo)電通道連接，VDS為正，且不斷增加變化時(shí)，源極與P型襯底區(qū)之間的形成的PN結(jié)，處于正向偏置狀態(tài)；(2)VGS>VT的工作狀態(tài)1.MOS管的結(jié)構(gòu)及工作原理漏極與P型襯底區(qū)之間的形成的PN結(jié)，處于反向偏置狀態(tài)，這樣將把導(dǎo)電溝道的自由電子拉入漏極區(qū)而形成漏極電流，源極區(qū)將不斷地向溝道補(bǔ)充被拉走的自由電子而形成源極電流，從而形成Ids。6/7/202328數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性IDSVDSN型感生導(dǎo)電溝道sgd柵極漏極源極P型襯底PN耗盡層N+N+（c）N溝道MOSFET管基本工作原理示以圖VDS較小時(shí)，形成感應(yīng)導(dǎo)電溝道,iD很快增加P型襯底引線VGS若VGS保持一定不變，導(dǎo)電溝道的寬度或載流子濃度也將保持一定，這樣VDS從較小向較大變化時(shí)，IDS將隨VDS的上升而接近于線性的增加，導(dǎo)電溝道的形狀也將從方形向鍥形變化。(4)VDS足夠大

的工作狀態(tài)1.MOS管的結(jié)構(gòu)及工作原理IDSVDSN型感生導(dǎo)電溝道sgd柵極漏極源極P型襯底PN耗盡層N+N+(d)N溝道MOSFET管基本工作原理示以圖VDS增大時(shí)，感應(yīng)導(dǎo)電溝道頂夾斷,iD達(dá)到飽和P型襯底引線VGS若VDS足夠大，最后形成頂部夾斷狀態(tài)，Ids也達(dá)到飽和狀態(tài)。(3)VDS較小

的工作狀態(tài)6/7/202329數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性若VGS增大，導(dǎo)電溝道的寬度或載流子濃度也將隨之增寬和加大，IDS達(dá)到飽和狀態(tài)的值也將隨之而增大，這體現(xiàn)VGS對(duì)Ids的控制作用。規(guī)定漏極、源極之間施加不大的VDS，若VGS從零開(kāi)始增加，剛剛產(chǎn)生較小的IDS時(shí)，漏極、源極之間加的電壓稱為開(kāi)啟電壓，用VT表示。MOS管出現(xiàn)頂部夾斷的時(shí)候：

VGD=VGS－VDS=VT。對(duì)于P型溝道增強(qiáng)型MOS管，除了柵極、源極之間外加電壓VGS

，漏極、源極之間外加VDS應(yīng)為負(fù)值外，其他與N溝道增強(qiáng)型相似。6/7/202330數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性2.特性曲線1043VGS(V)IDS(mA)增強(qiáng)型N型溝道MOSFET管的轉(zhuǎn)移特性VT

3214VDS=10V10V頂夾斷點(diǎn)Ⅲ區(qū)Ⅱ區(qū)4820241216Ⅰ區(qū)41iDS(mA)VDS(V)vGS=5VvGS=3VvGS=2V2增強(qiáng)型N型溝道MOSFET管的輸出特性I區(qū)為截止工作區(qū)，在這一工作區(qū)，VGS小于開(kāi)啟電壓VT，IGS很小接近于0II區(qū)為恒流區(qū)，類(lèi)似于雙極型三極管的放大區(qū)，VGS大于開(kāi)啟電壓VT

，IGS的動(dòng)態(tài)變化量與VGS的動(dòng)態(tài)變化量接近于正比關(guān)系，而且受VDS影響很小。

6/7/202331數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性III區(qū)為可變電阻工作區(qū)，類(lèi)似于雙極型三極管的飽和工作區(qū)，VGS大于開(kāi)啟電壓VT，且較高，IGS的動(dòng)態(tài)變化量與VGS的動(dòng)態(tài)變化量不成正比關(guān)系，而且隨VDS的增加而快速增加。在這一工作區(qū)，漏極、源極之間的導(dǎo)通電阻RON受VGS大小的影響，隨VGS的增加而降低。VGD=VGS－VDS=VT增強(qiáng)型P型溝道MOSFET管的轉(zhuǎn)移特性IDS(mA)-10-4-3VGS(V)VT

-3-2-1-4VDS=－10V增強(qiáng)型P型溝道MOSFET管的輸出特性-10V頂夾斷點(diǎn)Ⅲ區(qū)Ⅰ區(qū)-4-8-20-24-12-16Ⅱ區(qū)iDS(mA)VDS(V)vGS=-5VvGS=-3VvGS=-2V-4-1-5-2-40增強(qiáng)型P溝道MOS管的特性曲線如下。6/7/202332數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性3.MOS管的脈沖開(kāi)關(guān)工作電路單管反相電路VOdsgVi+VDDTRD用增強(qiáng)型MOS管組成的兩種脈沖信號(hào)工作電路形式如圖所示。當(dāng)輸入信號(hào)Vi＝ViH時(shí)，MOS管導(dǎo)通，電路的輸出電壓為MOS管導(dǎo)通電阻RON和漏極端外接電阻RD的分壓比。導(dǎo)通電阻RON一般小于1K?，漏極端外接電阻RD一般在10K?以上，所以輸出電壓在0.1VDD以下，定義為輸出低電平電壓VOL。此時(shí)MOS管的漏極、源極之間連接，相當(dāng)于具有較小接觸電阻開(kāi)關(guān)的“閉合”。單管反相電路的工作原理當(dāng)輸入信號(hào)Vi＝ViL時(shí)，這一電壓一般都要求低于MOS管的開(kāi)啟電壓Vth，MOS管截止，MOS管漏極電流Ids≈0，外接電阻RD的電壓降接近于0。所以輸出電壓接小于且近似于VDD，定義為輸出高電平電壓VOH。此時(shí)MOS管的漏極、源極之間連接，相當(dāng)于開(kāi)關(guān)的斷開(kāi)。6/7/202333數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性當(dāng)輸入信號(hào)Vi＝ViH時(shí)，T1管導(dǎo)通，T2管截止，電路的輸出電壓為T(mén)1管導(dǎo)通電阻RON1，與T2管截止電阻ROF2的分壓比。由于導(dǎo)通電阻比截止電阻小得多，故輸出為低電平VOL。但此時(shí)由于T2管處于截止?fàn)顟B(tài)Ids2≈0，而T1管和T2管的漏極、源極之間為串聯(lián)連接，故Ids1≈0。Vi互補(bǔ)對(duì)稱電路VOd1s1g1+VDDd2s2g2T1T2當(dāng)輸入信號(hào)Vi＝ViL時(shí)，這一電壓一般都要求低于T1管的開(kāi)啟電壓Vth，T1管截止，T2管的VGS=－(VDD－ViL)低于其開(kāi)啟電壓，T2管導(dǎo)通，電路的輸出電壓為T(mén)2管導(dǎo)通電阻RON2，與T1管截止電阻ROF1的分壓比。由于導(dǎo)通電阻比截止電阻小得多，故輸出為高電平VOH。但此時(shí)由于T1管處于截止?fàn)顟B(tài)Ids1≈0，而T1管和T2管的漏極、源極之間為串聯(lián)連接，故Ids2≈0。互補(bǔ)對(duì)稱電路的工作原理空載損耗是很小的，是這種電路結(jié)構(gòu)的特點(diǎn)之一。6/7/202334數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性4.MOS管的脈沖開(kāi)關(guān)工作的等效電路VOdgVi輸入低電平等效電路sCi+VDDRDViVOdsgCi+VDDRDRON輸入高電平等效電路圖中輸入電容Ci代表柵極的輸入電容，其值為幾個(gè)微微法，其大小會(huì)影響MOS管的脈沖工作速度。RON代表增強(qiáng)型MOS管的導(dǎo)電溝的導(dǎo)通電阻（工作在可變電阻區(qū)），一般較小，在1K?以下，VGS絕對(duì)值越大，RON越小。當(dāng)輸入低電平時(shí)，MOS管截止，d（漏極）與s（源極）之間具有較大的截止電阻ROF，相當(dāng)于開(kāi)關(guān)的斷開(kāi)。當(dāng)輸入高電平時(shí)，MOS管導(dǎo)通，d（漏極）與s（源極）之間具有較小的導(dǎo)通電阻RON。單管反相電路的等效工作電路6/7/202335數(shù)字邏輯電路3.1.3MOS管的開(kāi)關(guān)特性互補(bǔ)對(duì)稱反相電路的等效工作電路Vi輸入高電平等效電路VOd1s1g1Ci+VDDd2s2g2RON1ViVOd1s1g1Ci+VDDd2s2g2輸入低電平等效電路RON2圖中Ci為增強(qiáng)型N溝道MOS管的柵極輸入電容，C2為增強(qiáng)型P溝道MOS管的柵極輸入電容，在對(duì)稱的情況下，兩者大小基本相同。RON1為增強(qiáng)型N溝道MOS管的柵極輸入電容，RON2為增強(qiáng)型P溝道MOS管的柵極輸入電容，在對(duì)稱的情況下，兩者大小基本相同。當(dāng)輸入低電平時(shí)，N溝道MOS管截止，P溝道MOS管導(dǎo)通。當(dāng)輸入高電平時(shí)，N溝道MOS管導(dǎo)通，P溝道MOS管截止。6/7/202336數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路1.二極管與門(mén)電路（DiodelogicANDgate）用二極管、雙極型三極管、MOS管組成邏輯運(yùn)算電路時(shí)，電路的輸入和輸出信號(hào)均以脈沖電壓信號(hào)形式表示。根據(jù)脈沖電壓信號(hào)的高低變化，電壓上升達(dá)到某一數(shù)值時(shí)，如+VH，定義為脈沖信號(hào)的高電平（highlevel）；電壓下降達(dá)到某一數(shù)值時(shí)，如+VL，定義為信號(hào)的低電平(lowlevel)，LCBA&（b）邏輯符號(hào)D1AR3K?L+VCCD2BD3C(a)電路圖電平（electricallevel）表示電壓數(shù)值大于（高于）或小于（低于）某一數(shù)值之分，是指一定的數(shù)值范圍，不是一個(gè)具體的數(shù)值。這一數(shù)值的大小取決于電源電壓及器件的電壓等級(jí)而定，不同的器件具有不同的電平等級(jí)值。當(dāng)電路的邏輯關(guān)系采用正邏輯賦值時(shí)，高電平用1表示，低電平用0表示。與門(mén)電路及其符號(hào)如圖所示。6/7/202337數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路當(dāng)A、B、C的輸入中有一個(gè)以上為低電平（0V）輸入時(shí)，與低電平輸入端連接的二極管將導(dǎo)通；輸出端L被嵌位在0.7V；而與高電平（3V）輸入端連接的二極管負(fù)極端外加3V電壓，正極端接0.7V而截止；3kΩ電阻上的電壓降為VCC－0.7=2.3V。輸出電壓為0.7V。D1AR3K?L+VCCD2BD3C(a)電路圖與門(mén)電路的工作原理當(dāng)A、B、C的輸入都為高電平（3V）的輸入時(shí)，所有二極管將截止；3kΩ電阻上流過(guò)的電流為0，兩端的電壓也為0V；輸出端L輸出為：VCC－0=3V。如電源電壓大于3V，所有二極管全部導(dǎo)通，輸出電壓等于：Vi+VD=3.7V。6/7/202338數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路與門(mén)電路輸入電壓組合與輸出電壓關(guān)系及其邏輯賦值表從羅列的狀態(tài)表及其邏輯賦值的關(guān)系可以看出，門(mén)電路的邏輯關(guān)系為與運(yùn)算關(guān)系，即L=ABC。輸入全高，輸出為1，其他為0。

6/7/202339數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路LCBA≥1或門(mén)的邏輯符號(hào)D1D2D3AR3K?LBC二極管或門(mén)電路2.二極管或門(mén)電路（DiodelogicORgate）或門(mén)二極管電路如圖所示。如果A、B、C的輸入信號(hào)電壓的高電平ViH等于3V，低電平ViL等于0V。二極管的正向?qū)妷航敌∮?.7V，反向截止電流等于0，則L輸出電壓高電平VoH等于2.3V，低電平VoL小于或等于0V。當(dāng)A、B、C的輸入中有一個(gè)以上為高電平（3V）時(shí)，與高電平信號(hào)輸入端聯(lián)接的二極管將導(dǎo)通；輸出端L被嵌位在3－0.7＝2.3V；與低電平信號(hào)輸入端連接的二極管將截止，因?yàn)樵摱O管的正極端接0V輸入信號(hào)，負(fù)極端連接到2.3V電位輸出信號(hào)端；3kΩ電阻上的電壓降為3－0.7＝2.3V。當(dāng)A、B、C的輸入都為低電平（0V）時(shí)，所有二極管將截止；3kΩ電阻上的電壓降為0V；輸出端L輸出為0V。6/7/202340數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路或門(mén)電路輸入電壓組合與輸出電壓關(guān)系及其邏輯賦值表從羅列狀態(tài)表及其邏輯賦值關(guān)系可以看出，門(mén)電路的邏輯關(guān)系為或運(yùn)算關(guān)系，即L=A+B+C。輸入見(jiàn)高，輸出為1，全低為0。

6/7/202341數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路3.非門(mén)電路-雙極型三極管組成的反相器(Transistorinverter)(a)非門(mén)電路圖ARbLVccRc1A(b)非門(mén)邏輯符號(hào)L（c）非門(mén)電路的傳輸特性V10邏輯0ViVLVO0.3V邏輯1V2VH截止放大飽和

電路參數(shù)規(guī)定若電源電壓VCC=5V，規(guī)定輸入端A的輸入高電平ViH等于3V，低電平ViL在以下0.4V。三極管的開(kāi)啟電壓降小于0.5V，截止電流等于0，則L輸出電壓高電平VoH等于3V，低電平VOL小于或等于0.3V。電路的工作原理當(dāng)A輸入為高電平（ViH=3V）時(shí)，三極管將導(dǎo)通，若此時(shí)電路元件的參數(shù)能夠滿足條件：6/7/202342數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路當(dāng)A輸入為低電平（0.4V以下）時(shí)，由于輸入電壓值小于雙極型三極管的開(kāi)啟電壓，三極管將截止；IC≈0，RCIC≈0，電路輸出端L的電壓為VCC－0=5V。若L輸出電壓高電平等于5V賦值1，低電平等于0.3V賦值0，這一門(mén)電路的邏輯關(guān)系為非運(yùn)算關(guān)系，所以該電路是一種非門(mén)電路，簡(jiǎn)稱非門(mén)。

若電路的輸入電壓范圍為：其中基極臨界飽和電流。雙極型三極管工作于放大區(qū)工作狀態(tài)，將不能符合開(kāi)關(guān)電路的工作要求。IBsect稱為基極臨界飽和電流（Basecriticalsaturationcurrent）。

6/7/202343數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路ARbLVccRC例3.1.1電路圖RL

【例3.1.1】如圖3.1.23所示電路，若電路的輸入電壓ViA的高電平為3.6V，低電平為0.2V，雙極型三極管輸入的開(kāi)啟電壓為0.4V，導(dǎo)通電壓VON為0.7V，輸出飽和電壓VCEset為0.2V，電流放大倍數(shù)β為10。規(guī)定電路滿足非門(mén)邏輯關(guān)系時(shí)，最低高電平輸出應(yīng)大于2.2V，最高低電平輸出應(yīng)低于0.8V。電源電壓VCC為+5V，若Rb=20K?、RC=3K?，計(jì)算當(dāng)負(fù)載電阻RL的值為1K?、5K?兩種情況下，能否滿足電路的非門(mén)邏輯關(guān)系。計(jì)算能滿足電路的非門(mén)邏輯關(guān)系所允許的RL最小值。解：輸入為低電平0.4V時(shí)，三極管截止。當(dāng)RL的值為1k?時(shí)，VOH=1.25V;當(dāng)RL的值為5k?時(shí)，VOH=3.125V。所以，當(dāng)RL的值為1k?時(shí)，輸出電壓等級(jí)不能夠滿足電路輸出電壓為高電平的要求。6/7/202344數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路當(dāng)輸入高電平時(shí)5V，電路輸出應(yīng)為低電平，且小于0.8V?；鶚O電流：集電極臨界飽和電流：等效電壓當(dāng)RL＝1K?時(shí)：從上述的計(jì)算可知，要求電路能夠滿足非門(mén)的邏輯關(guān)系，RL的最小值取決于低電平輸入時(shí)，滿足高電平輸出，而最大值則取決于高電平輸入時(shí)，能否滿足集電極電流達(dá)到飽和。當(dāng)RL＝5K?時(shí)：能夠滿足能夠滿足6/7/202345數(shù)字邏輯電路3.1.4分離元件邏輯門(mén)電路要求滿足非門(mén)邏輯關(guān)系的情況下，RL所允許的最小值為：

當(dāng)輸入低電平時(shí)，晶體管截止整理后為：RLmin=ARbLVccRC例3.1.1電路圖RL6/7/202346數(shù)字邏輯電路3.2TTL集成邏輯門(mén)集成電路(integratedcircuit；IC)

將電路元件及其連接集合生產(chǎn)在一塊單晶硅片上，形成具有一定功能的電路模塊（器件）。根據(jù)一塊硅片集成的元件數(shù)的多少，集成電路可以分成小規(guī)模集成電路（SmallScaleIntegration，SSI）、中規(guī)模集成電路(MediumScaleIntegration，MSI)、大規(guī)模集成電路(LargeScaleIntegration，LSI)和超大規(guī)模集成電路(VeryLargeScaleIntegration，VLSI)，目前已經(jīng)發(fā)展到能夠在一塊硅片上生產(chǎn)上億個(gè)元件的特大規(guī)模集成電路，如CPU模塊。TTL集成邏輯門(mén)是TransistorTransistorLogicgate的縮寫(xiě)，即雙極型三極管構(gòu)成的邏輯門(mén)電路。TTL集成邏輯門(mén)電路已經(jīng)形成各種形式的系列產(chǎn)品。具體形式有TTL非門(mén)，與非門(mén)，或非門(mén)，集電極開(kāi)路門(mén)，發(fā)射極耦合與非門(mén)，三態(tài)輸出邏輯門(mén)等。6/7/202347數(shù)字邏輯電路3.2TTL集成邏輯門(mén)3.2.1雙極型三極管非邏輯門(mén)電路雙極型三極管非邏輯門(mén)電路（BipolarjunctionTransistorTransistorinverterlogicgate）的電路結(jié)構(gòu)如圖所示，它也是TTL74xx00（54xx00）系列產(chǎn)品之一。xx——LS、HC、H、S等1.電路的結(jié)構(gòu)電路由三部分組成1)輸入級(jí)2）中間反相級(jí)3）輸出級(jí)圖3.2.1TTL74系列反相器電路圖負(fù)載RL4KRb1ARC4RC2T1T2T3T4+VCCRe21.6K1K130?D2ViD1

L

(Vo)中間級(jí)輸出級(jí)輸入級(jí)6/7/202348數(shù)字邏輯電路3.2.1雙極型三極管非邏輯門(mén)電路1)輸入級(jí)由T1，Rb1，D1構(gòu)成。同相輸入輸出關(guān)系。輸入信號(hào)由T1的發(fā)射極輸入，由集電極輸出。從信號(hào)放大來(lái)講，輸入級(jí)為共基極組態(tài)，所以輸入輸出具有同向的變化關(guān)系，即當(dāng)輸入為高電平時(shí)，輸出也為高電平，當(dāng)輸入為低電平時(shí)，輸出也為低電平。D1的作用有兩個(gè)方面：一是抑制可能出現(xiàn)的負(fù)干擾脈沖電壓，使加到輸入端的負(fù)脈沖輸入干擾脈沖電壓值“鉗位”在0.7V以下；二是若輸入電壓為負(fù)值，只要超過(guò)D1開(kāi)啟電壓，D1導(dǎo)通，同樣也使加到T1發(fā)射極輸入端的電壓值（絕對(duì)值），限制在0.7V以下，從而限制發(fā)射極電流，起到保護(hù)作用。6/7/202349數(shù)字邏輯電路3.2.1雙極型三極管非邏輯門(mén)電路2)中間反相級(jí)由T2，RC2，Re2構(gòu)成。輸入信號(hào)從T2基極輸入，T2輸出兩路信號(hào)，一路從發(fā)射極輸出，該路輸出具有與輸入信號(hào)同相的變化關(guān)系，一路從集電極輸出，該路輸出具有與輸入信號(hào)反相的關(guān)系，故中間級(jí)也稱反相級(jí)。3)輸出級(jí)由T3，T4，RC4，D2構(gòu)成。經(jīng)過(guò)中間級(jí)的反相作用，使輸出級(jí)的兩個(gè)三極管輸入信號(hào)總是具有反向的變化關(guān)系。只要電路參數(shù)安排合理，T3、T4的開(kāi)關(guān)工作狀態(tài)也將是相反的。故稱輸出級(jí)為互補(bǔ)電路。電路中的電源電壓在4.75～5.25V之間，負(fù)載電阻為與之連接的負(fù)載門(mén)電路的輸入電阻（也可以是電容）。D2保證輸出低電平時(shí)，T4處于可靠截止工作狀態(tài)。T2導(dǎo)通時(shí)，輸出低電平，T2的集電極電位為1V左右，若無(wú)D2，仍然可使T4導(dǎo)通。6/7/202350數(shù)字邏輯電路3.2.1雙極型三極管非邏輯門(mén)電路2.TTL反相器的工作原理1)當(dāng)輸入為高電平時(shí)4KRb1RC4RC2T1T2T3T4+VCC1.6K130?D2Vi

L

(Vo)假定A端的輸入高電平ViH為3.4V，電源電壓為5V，經(jīng)Rb1和晶體管T1的基極、發(fā)射極到輸入端，晶體管T1的基極電位最高可以達(dá)到ViH+VBE1=3.4+0.7＝4.1V，但T2、T3發(fā)射結(jié)的正向電壓降之和為2×0.7=1.4V，即T1的集電極電位最高只為1.4V，使T1的“集電結(jié)”也只能處于正向偏置狀態(tài)，T1的基極電位將被“鉗位”在3×0.7=2.1V。這樣，使T1管工作于倒置工作狀態(tài)（VCE1=1.4－3.4＝－2V<0），即集電極與發(fā)射極互換。其電流放大系數(shù)很小，小于0.01V，使高電平輸入時(shí)的輸入電流(Ie1)很小，但電源經(jīng)過(guò)T1的基極，集電極向T2提供足夠的基極電流。6/7/202351數(shù)字邏輯電路3.2.1雙極型三極管非邏輯門(mén)電路4KRb1RC4RC2T1T2T3T4+VCC1.6K130?D2Vi

L

(Vo)而VB4和VC2的電位=VCEset2+VBE3=0.2+0.7=0.9V。則不能達(dá)到使T4導(dǎo)通的電壓為（2Vth+VCEset3）≈1.2V，故T4處于截止。輸出電壓為VCEset3=0.2V。2)當(dāng)輸入為低電平時(shí)A端的輸入低電平ViL為0.2V，T1的基極電位為0.2+0.7=0.9V，此電壓作用于T1的集電結(jié)、T2、T3的發(fā)射結(jié)上，不能使T2、T3導(dǎo)通，只能處于截止?fàn)顟B(tài)。由于T2、T3處于截止?fàn)顟B(tài)，VB4和VC2的電位近似等于5V，這是由于RC2不大，而T4的基極電流也不是很大，RC2壓降可以忽略不計(jì)；故T4導(dǎo)通，輸出電壓的大小為：VO=VCC-VBE4-VD-VRC2=5－0.7－0.7－VRC2=2.4～3.6V（忽略IB4在RC2上的電壓降，實(shí)際的輸出電壓只有在輸出空載時(shí)等于3.6V，一般比3.6V小，有載時(shí)規(guī)定最低不小于2.4V）。6/7/202352數(shù)字邏輯電路3.2.1雙極型三極管非邏輯門(mén)電路2)當(dāng)輸入為低電平時(shí)電路的輸入電流等于T1的基極電流為：(VCC-0.9)/Rb1=4.1/4≈1mA。由于此時(shí)T1集電極電流等于ICBO2，其值很小，所以T1處于深度飽和狀態(tài)。VB2低于0.4V（等于ViL+VCEset1=0.2+0.2=0.4V）。結(jié)論：

電路的邏輯功能為：輸入高電平，輸出低電平（0.2V）；輸入低電平，輸出高電平（2.4~3.6V）。實(shí)現(xiàn)非運(yùn)算關(guān)系，稱之為非門(mén)電路。3.電路的工作特點(diǎn)1)增加輸入級(jí)提高電路的開(kāi)關(guān)速度。2)采用互補(bǔ)輸出級(jí)提高開(kāi)關(guān)速度和帶負(fù)載的能力。6/7/202353數(shù)字邏輯電路3.2.2TTL反相器的特性1．電壓傳輸特性電壓傳輸特性是指輸出電壓與輸入電壓的關(guān)系特性，若用函數(shù)表示可寫(xiě)為V0=f(Vi)。圖3.2.2用線段近似地描述TTL反相器的傳輸特性，可以將其分為AB、BC、CD、DE4段1）AB段Vi的輸入電壓0.6V以下，T2管、T3管截止，輸出高電平，約為3.6V。6/7/202354數(shù)字邏輯電路3.2.2TTL反相器的特性2）BC段T2管對(duì)Vi輸入電壓作線性放大，按深度負(fù)反饋放大電路計(jì)算,其放大倍數(shù)為：=-1.6/1=-1.6

對(duì)于B點(diǎn)，Vi=0.6V，VO=3.6V，T2管維持臨界導(dǎo)通狀態(tài)，T3管維持截止。直到C點(diǎn)，管T3正好達(dá)到導(dǎo)通狀態(tài)，VBE3=iC2Re2=VON=0.7V。Ie2=VON/Re2=0.7/1=0.7mA。如果T3管導(dǎo)通狀態(tài)的基極-發(fā)射極間的正向電壓為0.7V。此時(shí)的輸出電壓：V0=VCC-iC2RC-2VON

（管T4飽和導(dǎo)通，二極管導(dǎo)通）。所以，V0=VCC-iC2RC-2VON=5-0.7x1.6-2x0.7=5-1.12-1.4=2.48V。6/7/202355數(shù)字邏輯電路3.2.2TTL反相器的特性C點(diǎn)對(duì)應(yīng)的輸入電壓為：3）CD段

T1、T2、T3管處于導(dǎo)通狀態(tài)，T4管轉(zhuǎn)入截止。輸出電壓約為0.2～0.3V。D點(diǎn)的輸入電壓應(yīng)為（T1管由飽和導(dǎo)通轉(zhuǎn)入倒置狀態(tài)VB1＝2.1V）=2.1-0.7＝1.4V。4）DE段

T1管倒置工作，T2、T3管導(dǎo)通狀態(tài)，T4管截止。輸出電壓約為0.2～0.3V。6/7/202356數(shù)字邏輯電路3.2.2TTL反相器的特性2．輸入端外接電阻特性實(shí)際使用中，TTL邏輯門(mén)電路的輸入端，會(huì)與其他邏輯電路的輸出端連接，或者與電阻連接。如果與電阻連接，其電路如圖所示。圖中RW為T(mén)TL邏輯門(mén)電路的輸入端、輸入信號(hào)之間的連接電阻，D2、D3為T(mén)2、T3三極管發(fā)射結(jié)的等效二極管。忽略IB2（若β2＝50，約為0.7mA/50=15μA）的影響，VA的大小可以用式3.2.1表示：6/7/202357數(shù)字邏輯電路3.2.2TTL反相器的特性關(guān)于RW的大小范圍，由式3.2.1可得到，要使VA小于1.4V，RW可用式3.2.2確定。增加RW使VA的電壓達(dá)到最高門(mén)限值1.4V。計(jì)算結(jié)果：若VCC為5V，VBE1為0.7V，ViL為0.2V，對(duì)應(yīng)的RW值為1.66k?。其他條件相同，若ViL為0V，對(duì)應(yīng)的RW值為1.93k?。若VCC為5V，VBE1為0.7V，ViL為0.2V，為保證低電平輸入時(shí)，輸出為高電平，一般TTL門(mén)電路的輸入低電平最高限制在0.8V，增加RW使VA的電壓達(dá)到0.8V時(shí)，對(duì)應(yīng)的RW值為0.686k?。結(jié)論：TTL非門(mén)電路輸入端的外接電阻應(yīng)小于0.686k?。6/7/202358數(shù)字邏輯電路3.2.2TTL反相器的特性3.TTL非門(mén)電路的輸入特性所以輸入低電平時(shí)的輸入電流可用式3.2.3計(jì)算：若VCC為5V，VBE1為0.7V，ViL為0.2V,低電平輸入的輸入電流為－1.025毫安。若ViL=0，即輸入端直接接公共端，此時(shí)輸入電流－1.075毫安。兩者數(shù)值相差不大，所以，TTL非門(mén)電路的輸入端，也可以直接接公共端，并認(rèn)為是低電平輸入。當(dāng)輸入為高電平3.4～3.6V時(shí)，T1管工作于倒置工作狀態(tài)（VCE1=1.4－3.4＝－2V<0），即集電極與發(fā)射極互換。即使電源經(jīng)過(guò)T1的基極電流約為輸入電流實(shí)際測(cè)量其值在正50μA以下。6/7/202359數(shù)字邏輯電路TTL非門(mén)電路的輸入特性如圖所示。當(dāng)輸入電壓為負(fù)值時(shí)，特性曲線類(lèi)似于二極管的正向V安特性的形狀，但必須作270o的旋轉(zhuǎn)和平移，因?yàn)镈1導(dǎo)通，輸入最大反向電壓值為0.7V。如果輸入電壓在0V～1.4V之間變化時(shí)，都能夠保證T1管的“發(fā)射結(jié)”處于正向偏置，輸入特性也類(lèi)似于三極管的輸入特性的形狀。也必須作270O的旋轉(zhuǎn)和平移。如果輸入電壓大于1.4V，都可以認(rèn)為是高電平輸入狀態(tài)，輸入特性是一根水平的直線。3.2.2TTL反相器的特性6/7/202360數(shù)字邏輯電路4.TTL非門(mén)電路的輸出特性3.2.2TTL反相器的特性灌電流工作狀態(tài)。當(dāng)輸出低電平時(shí)，電流從負(fù)載連接的電源到輸出門(mén)電路流經(jīng)T3集電極、發(fā)射極，再到公共端，這種情況稱為1)輸出低電平的輸出特性T3管處于飽和導(dǎo)通狀態(tài)，T4管處于截止?fàn)顟B(tài)，負(fù)載門(mén)電路的輸入級(jí)輸入電流為負(fù)值，向輸出門(mén)電路（驅(qū)動(dòng)門(mén)）的T3管灌入電流，輸出門(mén)電路處于灌電流工作狀態(tài)。由于T2管注入基極電流足夠大，在額定低電平輸出電流的范圍內(nèi)，T3管飽和導(dǎo)通的VCEset變化不大，所以輸出特性類(lèi)似于三極管的輸出飽和特性。6/7/202361數(shù)字邏輯電路4.TTL非門(mén)電路的輸出特性3.2.2TTL反相器的特性2)輸出高電平的輸出特性T3管處于截止?fàn)顟B(tài)，T4管處于導(dǎo)通狀態(tài)。負(fù)載門(mén)電路的輸入級(jí)輸入電流為正值，從輸出門(mén)電路（驅(qū)動(dòng)門(mén)）的T4管拉走輸入電流，為拉電流工作狀態(tài)。6/7/202362數(shù)字邏輯電路4.TTL非門(mén)電路的輸出特性3.2.2TTL反相器的特性

負(fù)載電流較小階段：由于流經(jīng)T4管集電極電阻RC4，在負(fù)載電流小于4.6mA的階段，T4管集電極電位在4.4V以上(5-0.13×4.6=4.402V)，T4管集電極與發(fā)射極之間的電壓將大于0.3V，T4管工作于放大狀態(tài)，T4管與負(fù)載門(mén)之間的連接為電壓跟隨器，輸出電壓隨電流的增加變化不大，基本維持在3.4V以上。負(fù)載電流較大階段：隨著負(fù)載電流的增加，T4管集電結(jié)的正偏電壓升高，進(jìn)入飽和狀態(tài)，VCE4保持飽和壓降，T4管發(fā)射極電位隨負(fù)載電流的增加線性下降，使基極電位也隨著下降，基極電流增大，T4管飽和程度加深。輸出電壓隨電流的增加線性下降。若考慮TTL集成電路功耗的限制，高電平輸出電流的額定值一般不大，在0.4V以下。故輸出電壓通常高于2.4V6/7/202363數(shù)字邏輯電路1.多射極晶體管的結(jié)構(gòu)及其等效電路3.2.3TTL與非門(mén)電路多發(fā)射極輸入的晶體管，射極數(shù)一般有2，3，4個(gè)發(fā)射極等結(jié)構(gòu)形式，可以構(gòu)成二輸入與門(mén)，三輸入與門(mén)，四輸入與門(mén)等。也有更多的，如74LS30集成與非門(mén)，可以有8個(gè)輸入端；74LS133集成與非門(mén)，輸入端個(gè)數(shù)有13個(gè)之多。6/7/202364數(shù)字邏輯電路2.TTL集成與非門(mén)3.2.3TTL與非門(mén)電路電路圖可以看出，電路的組成除了輸入T1管之外，T2、T3、T4的電路結(jié)構(gòu)與TTL非門(mén)電路完全相同，所以當(dāng)T2管的基極為高電平輸入時(shí)，L端輸出低電平，反之為高電平。而T2管與3個(gè)輸入端A、B、C的輸入信號(hào)邏輯關(guān)系為“與”的邏輯關(guān)系，所以電路的邏輯功能為“與非邏輯”功能。

若3個(gè)輸入端A、B、C均通過(guò)電阻分別與3個(gè)信號(hào)源連接，RW也應(yīng)小于0.68K?（三端中只有一端輸入為低電平）；如果每個(gè)輸入端外接相同阻值的電阻后，再與信號(hào)源連接，3個(gè)輸入端的輸入信號(hào)都為低電平情況時(shí)，則外接電阻應(yīng)大于6K?才能看作為高電平輸入，因?yàn)槿份斎腚娏髦徒咏贗B1，且均分IB1，故此，如果只有一端輸入低電平時(shí)，則外接電阻大于2K?就可以看作高電平輸入。輸入外界電阻特性6/7/202365數(shù)字邏輯電路1.TTL或非門(mén)電路3.2.4TTL或非門(mén)電路將非門(mén)電路中的T11、T12增加另一路輸入T12、T22，并將增加的T22管的集電極、發(fā)射極與原來(lái)的T2管對(duì)應(yīng)的管腳并聯(lián)就構(gòu)成TTL或非門(mén)電路。輸出信號(hào)與輸入信號(hào)A、B之間的邏輯關(guān)系為或非關(guān)系。與前述的TTL與非門(mén)相似，TTL或非門(mén)的電壓轉(zhuǎn)移特性、輸出特性、輸入特性、輸入外接電阻特性與TTL非門(mén)電路情況一樣。每個(gè)輸入端的高，低電平輸入電流與TTL非門(mén)電路情況一樣。6/7/202366數(shù)字邏輯電路2.TTL與或非門(mén)電路3.2.4TTL或非門(mén)電路只要A、B輸入同時(shí)為高電平時(shí)T21的基極輸入才為高電平，T3導(dǎo)通、T4截止，電路輸出低電平。同樣只要C、D兩端同時(shí)輸入高電平時(shí)，T22的基極輸入才為高電平，T3導(dǎo)通、T4截止電路輸出低電平。只要A、B輸入中有一個(gè)或者只要C、D兩端中有一個(gè)輸入低電平，就可以使T3截止、T4導(dǎo)通，電路實(shí)現(xiàn)與或非運(yùn)算功能。6/7/202367數(shù)字邏輯電路TTL多輸入端的與或非門(mén)電路3.2.4TTL或非門(mén)電路6/7/202368數(shù)字邏輯電路TTL互補(bǔ)對(duì)稱輸出的輸出并聯(lián)3.2.5TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)若并聯(lián)的兩個(gè)門(mén)電路輸出狀態(tài)不一樣，將會(huì)造成拉電流輸出和灌電流輸出串聯(lián)連接的情況，如圖，若G1門(mén)輸出高電平，G2門(mén)輸出低電平，將會(huì)形成圖中所示的連接電流流通。圖中G1門(mén)省略T3管。G2門(mén)省略由T4管。由于串聯(lián)電路的連接電阻僅有幾十到一百多歐姆，所以電路的電流將會(huì)高達(dá)幾十毫安。在這種情況下，就會(huì)造成集成電路由于過(guò)度發(fā)熱而損壞，也就是一般互補(bǔ)式輸出的邏輯門(mén)電路，是不能將其輸出端并聯(lián)連接使用的。能夠?qū)崿F(xiàn)連接的只有集電極開(kāi)路門(mén)和三態(tài)門(mén)電路。6/7/202369數(shù)字邏輯電路1.集電極開(kāi)路邏輯門(mén)電路3.2.5TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)將TTL互補(bǔ)輸出電路中與電源連接的晶體管去掉，僅保留與公共端連接的三極管，如圖3.2.17(a)所示，就構(gòu)成TTL集電極開(kāi)路門(mén)電路。圖3.2.17(b)是集電極開(kāi)路門(mén)常用邏輯符號(hào)。集電極開(kāi)路門(mén)（OpenCollectorGate），常簡(jiǎn)稱為OC門(mén)。

6/7/202370數(shù)字邏輯電路3.2.5TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)集電極開(kāi)路門(mén)的線與連接并聯(lián)后電路的邏輯功能為所有并聯(lián)門(mén)電路輸出的結(jié)果為“相與”關(guān)系，并稱之為“線與”，即L=L1L2…..，6/7/202371數(shù)字邏輯電路集電極開(kāi)路門(mén)上拉RP電阻的計(jì)算3.2.5TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)6/7/202372數(shù)字邏輯電路2.三態(tài)輸出邏輯門(mén)電路3.2.5TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)所謂的三態(tài)輸出門(mén)，指的是3種輸出狀態(tài)門(mén)電路（ThreeStateOutputGate）,簡(jiǎn)稱TS門(mén)。3種輸出狀態(tài)指高電平輸出狀態(tài)、低電平輸出狀態(tài)，以及T5、T3均處于截止的高電阻輸出狀態(tài)。6/7/202373數(shù)字邏輯電路3.2.5TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)當(dāng)E端輸入高電平時(shí)，T1飽和導(dǎo)通還是倒置工作取決于A，B端輸入的組合，只要A，B端輸入有一端輸入低電平，T1飽和導(dǎo)通，T2、T3處于截止?fàn)顟B(tài)，由于E端輸入高電平，則D4截止，T2集電極為高電平，接近于+VCCV，這一電壓值必定使T4、T5處于導(dǎo)通，L為輸出高電平。當(dāng)A、B端輸入都為高電平，T1倒置工作，T2、T3飽和導(dǎo)通，T2集電極為低電平0.9V，這一電壓值必定使T4、T5處于截止，L為低電平輸出?？梢?jiàn)E端輸入高電平時(shí)。基本工作原理6/7/202374數(shù)字邏輯電路三態(tài)門(mén)的應(yīng)用3.2.5TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)三態(tài)輸出邏輯門(mén)主要用于數(shù)據(jù)總線結(jié)構(gòu)的數(shù)據(jù)選擇，以及信號(hào)的雙向傳送，圖3.2.21為數(shù)據(jù)總線結(jié)構(gòu)的數(shù)據(jù)選通電路，該電路可以通過(guò)E1～En控制信號(hào)的輸入組合，選擇：～之一送到數(shù)據(jù)總線上。

6/7/202375數(shù)字邏輯電路1.TTL門(mén)電路的電源電壓范圍3.4.6TTL門(mén)電路的技術(shù)參數(shù)

TTL門(mén)電路的種類(lèi)除了已經(jīng)介紹的邏輯門(mén)以外，還可以有異或門(mén)?；蜷T(mén)、與門(mén)、與非門(mén)的輸入端端數(shù)(扇入數(shù))可多達(dá)13個(gè)以上，如74LS133與非門(mén)、74S134三態(tài)輸出與非門(mén)。產(chǎn)品型號(hào)以74、(SN)54兩大系列，74、54為標(biāo)準(zhǔn)型，但電路的基本結(jié)構(gòu)保留原有的形式，所以集成模塊的電源電壓范圍是一致的。大體可用表3.2.1表示其允許的范圍。6/7/202376數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)2.電壓傳輸特性3.傳輸延遲時(shí)間傳輸延遲時(shí)間是TTL門(mén)電路開(kāi)關(guān)速度的一個(gè)重要參數(shù)。電路的脈沖工作波形如圖。門(mén)電路的傳輸延遲時(shí)間指輸出由高電平轉(zhuǎn)換為低電平傳輸過(guò)程所用的時(shí)間TiHL和由低電平轉(zhuǎn)換為高電平的傳輸過(guò)程所用的時(shí)間TiLH。也有用平均傳輸延遲時(shí)間tpd=(TiHL+TiLH)/26/7/202377數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)3.傳輸延遲時(shí)間TTL各種邏輯門(mén)電路產(chǎn)品延時(shí)的平均時(shí)間、平均功耗、最高工作頻率如表。SN54/74系列為標(biāo)準(zhǔn)型系列，延時(shí)的平均時(shí)間最大，工作頻率也較低；SN54LS/74LS系列為低功耗型改進(jìn)型系列，具有兼顧工作數(shù)度和功耗的特點(diǎn)，所以其延時(shí)功耗積最小。SN54H/74H、SN54S/74S為改進(jìn)快速型系列，轉(zhuǎn)換過(guò)程中電流增大，加快其開(kāi)關(guān)工作速度，其次是所有的三極管均采用抗飽和“肖特基”管，使其工作速度更快，工作頻率也較高；但由于電路中電阻阻值較小，工作電流增大，功耗較大。6/7/202378數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)4.輸入、輸出電壓及輸入噪聲容限輸入噪聲容限是指在規(guī)定輸入信號(hào)低電平或輸入信號(hào)高電平的范圍內(nèi)，保證邏輯門(mén)電路的邏輯關(guān)系不發(fā)生改變的情況下，允許加到輸入端的干擾信號(hào)電壓的最大值。輸出一般也是另一邏輯門(mén)電路的輸入信號(hào)。實(shí)際中，通常規(guī)定輸出電壓的高電平輸出最低值不低于某一數(shù)值，低電平輸出的輸出電壓最高值不高于某一數(shù)值，同時(shí)也規(guī)定低電平輸入允許的最高電壓值，高電平輸入允許的最低電壓值（見(jiàn)表3.2.3）6/7/202379數(shù)字邏輯電路根據(jù)噪聲容限的含義，邏輯電路規(guī)定：（1）輸入高電平噪聲容限電壓為：VNH=VOH-VIH。如表3.2.3給出的數(shù)據(jù)，74、74H系列為VNH=2.4-2=0.4V；74S，74LS系列為VNH=2.7-2=0.7V。（2）輸入低電平噪聲容限電壓為：VNL=VIL-VOL。如表3.2.3給出的數(shù)據(jù)，74、74H系列為VNL=0.8-0.4=0.4V，74S，74LS系列為VNL=0.8-0.5=0.3V。3.4.6TTL門(mén)電路的技術(shù)參數(shù)6/7/202380數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)5.輸入電流和輸出電流輸出電流在輸出低電平時(shí)，工作在灌電流狀態(tài)，電流從負(fù)載流入驅(qū)動(dòng)門(mén)；高電平輸出時(shí)為拉電流狀態(tài)，電流從門(mén)電路流入負(fù)載；低電平輸入時(shí)，輸入電流為負(fù)值，電流從輸入端流出；負(fù)載門(mén)向驅(qū)動(dòng)門(mén)灌入電流；當(dāng)輸入高電平時(shí)，輸入電流為正，負(fù)載門(mén)電路從驅(qū)動(dòng)門(mén)電路拉走電流.6/7/202381數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)6.扇入、扇出系數(shù)輸出低電平扇出系數(shù)為輸出高電平扇出系數(shù)為：TTL門(mén)電路扇入系數(shù)指門(mén)電路的輸入端的個(gè)數(shù)。TTL門(mén)電路扇出系數(shù)指具有驅(qū)動(dòng)TTL類(lèi)型門(mén)電路輸入端的個(gè)數(shù)。6/7/202382數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)根據(jù)表3.2.3羅列數(shù)據(jù)以及上述計(jì)算扇出系數(shù)的表達(dá)式，可以計(jì)算出用不同TTL系列驅(qū)動(dòng)不同TTL系列的扇出系數(shù)如表3.2.5所示。6/7/202383數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)7.功耗靜態(tài)功耗是指電路的狀態(tài)沒(méi)有產(chǎn)生變化的情況下，電路的功耗。其數(shù)值等于空載時(shí)電源總電流與電源電壓的乘積。即：Po=VCCICC,靜態(tài)功耗可分為低電平輸出功耗PoL（也稱為空載導(dǎo)通功耗）和高電平輸出功耗PoH（也稱為截止功耗）。空載導(dǎo)通功耗PoL比截止功耗PoH大。動(dòng)態(tài)功耗是指電路的狀態(tài)產(chǎn)生變化瞬間，屬于電路的瞬時(shí)功耗。其最大值在輸入從高電平突變?yōu)榈碗娖?，輸出從低電平突變?yōu)楦唠娖剑敵龌パa(bǔ)晶體管同時(shí)導(dǎo)通的瞬間?；蛘唠娐酚须娙菪载?fù)載時(shí)，由于電容的充電，放電要產(chǎn)生一定的損耗，使電路的損耗增加。靜態(tài)功耗是主要功耗。6/7/202384數(shù)字邏輯電路3.4.6TTL門(mén)電路的技術(shù)參數(shù)8.延時(shí)——功耗積在數(shù)字電路系統(tǒng)，希望具有較快的工作速度，同時(shí)功耗盡可能較低，但實(shí)際上這兩者之間不能兼而有之。采用延時(shí)—功耗積來(lái)衡量，用DP=tpdPD表示，DP單位為焦耳（J）。如74LS系列的產(chǎn)品兼顧兩者關(guān)系，所以其DP值最小。為19×10－12J。9.TTL門(mén)電路的封裝集成電路模塊封裝有：直插單列、雙列、方形四列等封裝方式6/7/202385數(shù)字邏輯電路3.2.7TTL電路的改進(jìn)系列由于影響三極管開(kāi)關(guān)速度的主要原因是三極管的飽和深度，也就是基區(qū)的積累電荷，如果能夠在保證輸入輸出正常邏輯關(guān)系的基礎(chǔ)上，降低三極管的飽和程度，就可以提高門(mén)電路的工作速度，抗飽和肖特基三極管就是為此而設(shè)計(jì)的?？癸柡托ぬ鼗龢O管是一般的三極管基極與集電極之間用鋁硅合金二極管（SchottkyDiode——肖特基二極管）連接起來(lái)，如圖3.2.28所示。6/7/202386數(shù)字邏輯電路3.2.7TTL電路的改進(jìn)系列肖特基二級(jí)管與一般的二極管相比，區(qū)別為其開(kāi)啟電壓更低，為0.3～0.4V，當(dāng)肖特基三極管導(dǎo)通時(shí)，可以保證三極