FPGA結構與應用第2次

EDA技術實用教程第3章

FPGA／CPLD結構與應用1編輯ppt

FPGA-FieldProgrammableGateArray

CPLD-ComplexProgrammableLogicDevice

2編輯ppt3.1概述圖3-1基本PLD器件的原理結構圖3編輯ppt3.1.1可編程邏輯器件的發(fā)展歷程70年代80年代90年代PROM和PLA器件改進的PLA器件GAL器件FPGA器件EPLD器件CPLD器件內嵌復雜功能模塊的SOPC4編輯ppt3.1.2可編程邏輯器件的分類圖3-2按集成度(PLD)分類5編輯ppt3.2簡單PLD原理3.2.1電路符號表示圖3-3常用邏輯門符號與現(xiàn)有國標符號的對照6編輯ppt3.2.1電路符號表示圖3-4PLD的互補緩沖器圖3-5PLD的互補輸入圖3-6PLD中與陣列表示圖3-7PLD中或陣列的表示圖3-8陣列線連接表示

7編輯ppt3.2.2PROM圖3-11PROM表達的PLD圖陣列圖3-12用PROM完成半加器邏輯陣列8編輯ppt3.2.3PLA圖3-13PLA邏輯陣列示意圖9編輯ppt3.2.3PLA圖3-14PLA與PROM的比較10編輯ppt3.2.4PAL圖3-15PAL結構：圖3-16PAL的常用表示：11編輯ppt3.2.4PAL圖3-17一種PAL16V8的部分結構圖12編輯ppt13編輯pptGAL：

GeneralArrayLogicDevice最多有8個或項，每個或項最多有32個與項EPLDErasableProgrammableLogicDevice乘積項邏輯3.2.5GAL14編輯ppt邏輯宏單元輸入/輸出口輸入口時鐘信號輸入三態(tài)控制可編程與陣列固定或陣列GAL16V815編輯pptCPLD/FPGA的區(qū)別CPLD可編程邏輯宏單元LMC，LogicMacroCell（結構較復雜，并具有復雜的I/O單元互連結構）圍繞中心的可編程互連矩陣單元（固定長度的金屬線）FPGA可編程邏輯功能塊（實現(xiàn)用戶功能的基本單元）可編程I/O塊（完成芯片上邏輯與外部封裝腳的接口）可編程互連（包括各種長度的連線線段和一些可編程連接開關）基本結構16編輯pptCPLD/FPGA的區(qū)別CPLDEPROMEEROMFLASHFPGA反熔絲（Actel）RAM（Xillinx）編程工藝17編輯pptCPLD/FPGA的區(qū)別CPLD基于乘積項技術，F(xiàn)lash（類似EEPROM工藝）工藝MAX系列（乘積項技術，EEPROM工藝）,FLEX系列（查找表技術，SRAM工藝）FPGA基于查找表技術，SRAM工藝，要外掛配置用的EEPROM很多人把Altera的FELX系列產品也叫做FPGA不同廠家的叫法不盡相同XilinxAltera18編輯pptCPLD/FPGA的區(qū)別CPLDFPGA19編輯pptCPLD/FPGA的區(qū)別CPLDFPGA集成規(guī)模?。ㄗ畲髷?shù)萬門）大（最高達百萬門）單元粒度大（PAL結構）?。≒ROM結構）互連方式集總總線分段總線、長線、專用互連編程工藝EPROM、EEROM、FlashSRAM編程類型ROM型RAM型，須與存儲器連用20編輯pptCPLD/FPGA的區(qū)別CPLDFPGA信息固定可實時重構觸發(fā)器數(shù)少多單元功能強弱速度高低Pin-Pin延遲確定，可預測不確定，不可預測功耗高低加密性能可加密不可加密適用場合邏輯型系統(tǒng)數(shù)據(jù)型系統(tǒng)21編輯pptMAX7000SFamilyFeatureUsableGatesMacrocellsMax.UserI/OPinstPD(ns)fCNT(MHz)EPM7256S3,2001601046.0149.3EPM7160S3,7501921247.5125.0EPM7032S60032365.0175.4EPM7064S1,25064685.0175.4EPM7128S2,5001281006.0147.1EPM7192S5,0002561647.5128.222編輯pptDevicePartNumbersEPM7128STC100-7EPM

=

FamilySignature(Erasable

ProgrammableMAX

device)7128S

=Devicetype(128=numberofmacrocells)T

=

Packagetype(L=PLCC,T=TQFP...)C =

Operatingtemperature(Commercial,Industrial)100 =

Pincount(numberofpinsonthepackage)-7 =

SpeedGradeinnsecSuffixmayfollowspeedgrade(forspecialdevicefeatures)23編輯pptMAX7000S/AE/BLABGCLK1GCLk2OE1GCLRnPIAI/OControlBlockI/OControlBlock6to12I/Opins6to12I/OpinsMacrocells1to8Macrocells9to16LABA6to1216366to12Macrocells33to40Macrocells41to48LABC6to1216366to12I/OControlBlockI/OControlBlock6to12I/Opins6to12I/OpinsMacrocells49to56Macrocells57to64LABD6to1216366to12Macrocells17to24Macrocells25to32LABB6to1216366to126to126to126to126to126OutputEnables6OutputEnables6624編輯pptMAX7000S/AE/BMacrocellGlobalClockGlobalClear36

ProgrammableInterconnectSignals16

ExpanderProductTermstoI/OControlBlock7000hastwoGlobalClockProduct-TermSelectMatrixVCCDENAPRnCLRnQClearSelectClock/EnableSelectRegisterBypassSharedLogicExpandersParallelLogicExpanders(fromotherMCs)toPIAProgrammableRegister25編輯ppt3.4FPGA結構與工作原理3.4.1查找表圖3-33FPGA查找表單元內部結構圖3-32FPGA查找表單元：26編輯ppt一個N輸入查找表(LUT，LookUpTable)可以實現(xiàn)N個輸入變量的任何邏輯功能，如

N輸入“與”、

N輸入“異或”等。輸入多于N個的函數(shù)、方程必須分開用幾個查找表（LUT）實現(xiàn)輸出查黑找盒表子輸入1輸入2輸入3輸入4什么是查找表?基于查找表的結構模塊

27編輯ppt0000010100000101輸入A輸入B輸入C輸入D

查找表輸出16x1RAM查找表原理多路選擇器28編輯pptFLEX8000AFamily29編輯pptTypicalGatesFeaturesRegistersMax.User

I/O10,000EPF10K10EPF10K10A72013420,000EFP10K201,34418930,000EFP10K30EPF10K30A1,96824640,000EFP10K402,57618950,000EFP10K50EPF10K50V3,18431070,000EFP10K704,096358100,000EFP10K100EPF10K100A5,392406130,000EPF10K130V7,120470250,000EPF10K250ALogicElements5761,1521,7282,3042,8803,7444,9926,65612,160RAMBits6.14412,28812,28816,38420,48018,43224,57632,76840,96012,624470Flex10KDevice30編輯pptIOEIOE18IOEIOE18IOEIOE18IOEIOE18IOEIOEIOEIOEIOEIOEIOEIOELABIOEIOEIOEIOEIOEIOEIOEIOELogicElementEABEABLogicArrayLogicArrayEmbeddedArrayFLEXBlockDiagram31編輯pptLE1LE2LE3LE4LE5LE6LE7LE82816644444444482422/26LABlocalInterconnect(30/34channels)LABControlSignalsCarry-In&Cascade-InCarry-Out&Cascade-OutColumn-to-RowInterconnectColumnFastTrackInterconnectRowFastTrackInterconnect841624DedicatedInputs&GlobalSignalsFLEXLogicArrayBlock(LAB)32編輯ppt嵌入式陣列塊EAB是在輸入、輸出口上帶有寄存器的RAM塊，是由一系列的嵌入式RAM單元構成。圖3-40用EAB構成不同結構的RAM和ROM輸出時鐘DRAM/ROM256x8512x41024x22048x1DDD寫脈沖電路輸出寬度8,4,2,1

數(shù)據(jù)寬度8,4,2,1地址寬度8,9,10,11寫使能輸入時鐘33編輯pptEAB可以用來實現(xiàn)乘法器

VS非流水線結構,使用35個LE,速度為34MHz

流水線結構速度為100MHz,EAB8890MHz用EAB實現(xiàn)的流水線乘法器操作速度可達90MHz!實例:4x4乘法器+(6LE)+(6LE)+(7LE)8LELELELELELELELELELELELELELELELE34編輯ppt3.6FPGA/CPLD產品概述3.6.1Lattice公司CPLD器件系列1.ispLSI器件系列ispLSI1000E系列ispLSI2000E/2000VL/200VE系列ispLSI5000V系列ispLSI8000/8000V系列2.

ispLSI器件的結構與特點:采用UltraMOS工藝。系統(tǒng)可編程功能。邊界掃描測試功能。加密功能。短路保護功能。35編輯ppt3.6.2Xilinx公司的FPGA和CPLD器件系列1.VirtexE系列FPGA2.SpartanⅡ器件系列3.XC9500系列CPLD4.XilinxFPGA配置器件SPROM5.Xilinx的IP核36編輯ppt3.6.3Altera公司FPGA