(完整版)計(jì)算機(jī)組成原理試題庫

千里之行，始于足下讓知識(shí)帶有溫度。第第2頁/共2頁精品文檔推薦(完整版)計(jì)算機(jī)組成原理試題庫計(jì)算機(jī)組成原理

一、挑選題

1．若十進(jìn)制數(shù)據(jù)為137.625，則其二進(jìn)制數(shù)為（B）。

A．10001001.11B．10001001.101

C．10001011.101D．1011111.101

2．假如[X]補(bǔ)=11110011，則[-X]補(bǔ)是（D）。

A．11110011B．01110011

C．00001100D．00001101

5．原碼乘法是（A）。

A．先取操作數(shù)肯定值相乘，符號(hào)位單獨(dú)處理

B．用原碼表示操作數(shù)，然后直接相乘

C．被乘數(shù)用原碼表示，乘數(shù)取肯定值，然后相乘

D．乘數(shù)用原碼表示，被乘數(shù)取肯定值，然后相乘

6．動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的特點(diǎn)是（C）

A．在工作中存儲(chǔ)器內(nèi)容會(huì)產(chǎn)生變化

B．每次讀出后，需要按照原存內(nèi)容重新寫入一遍

C．每隔一定時(shí)光，需要按照原存內(nèi)容重新寫入一遍

D．在工作中需要?jiǎng)討B(tài)地轉(zhuǎn)變訪存地址

7．主存儲(chǔ)器和CPU之間增強(qiáng)高速緩沖存儲(chǔ)器的目的是（A）。

A．解決CPU和主存之間的速度匹配問題

B．?dāng)U大主存儲(chǔ)器的容量

C．?dāng)U大CPU中通用寄存器的數(shù)量

D．既擴(kuò)大主存容量又?jǐn)U大CPU通用寄存器數(shù)量

8．指令系統(tǒng)中采納不同尋址方式的目的主要是（B）。

A．實(shí)現(xiàn)存儲(chǔ)程序和程序控制

B．縮短指令長度，擴(kuò)大尋址空間，提高編程靈便性

C．可以直接拜訪外存

D．提供擴(kuò)展操作碼的可能并降低譯碼難度

9．單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常

采納（C）。

A．堆棧尋址B．立刻尋址C．隱含尋址D．間接尋址

10．從控制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)操作的時(shí)光叫（B）。

A．CPU周期B．微周期C．時(shí)鐘周期D．機(jī)器周期

11．微程序控制器比組合規(guī)律控制器速度要慢，主要是因?yàn)樵鰪?qiáng)了從（B）讀取微指令的時(shí)光。

A．主存儲(chǔ)器B．控制存儲(chǔ)器C．高速緩存D．指令寄存器

12．串行接口是指（C）。

A．主機(jī)和接口之間、接口和外設(shè)之間都采納串行傳送

B．主機(jī)和接口之間串行傳送，接口和外設(shè)之間并行傳送

C．主機(jī)和接口之間并行傳送，接口和外設(shè)之間串行傳送

D．系統(tǒng)總線采納串行總線

13．“總線忙”信號(hào)由（A）建立。

A．獲得總線控制權(quán)的設(shè)備B．發(fā)出“總線哀求”的設(shè)備

C．總線控制器D．CPU

14．在調(diào)頻制記錄方式中，是利用（D）來寫0或1。

A．電平凹凸的變化B．電流幅值的變化

C．電流相位的變化D．電流頻率的變化

15．磁盤存儲(chǔ)器的等待時(shí)光是指（B）。

A．磁回旋轉(zhuǎn)一周所需的時(shí)光B．磁回旋轉(zhuǎn)半周所需的時(shí)光

C．磁回旋轉(zhuǎn)2/3周所需的時(shí)光D．磁回旋轉(zhuǎn)1/3周所需的時(shí)光

16.CPU包括（C）兩部分。

A、ALU和累加器

B、ALU和控制器

C、運(yùn)算器和控制器

D、ALU和主存儲(chǔ)器

17.計(jì)算機(jī)運(yùn)算速度的單位是（B）。

A、MTBF

B、MIPS

C、MHZ

D、MB

18.若十六進(jìn)數(shù)微AC.B，則其十進(jìn)制數(shù)為（C）。

A、254.54

B、2763

C、172.6875

D、172.625

19.若十進(jìn)制數(shù)據(jù)為137.5則其八進(jìn)制數(shù)為（B）。

A、89.8

B、211.4

C、211.5

D、1011111.101

20.若x補(bǔ)=0.1101010，則x原=（D）。

A、1.0010101

B、1.0010110

C、0.0010110

D、0.1101010

21.若脂用雙符號(hào)位，則發(fā)生正溢的特征是：雙符號(hào)位為（B）。

A、00

B、01

C、10

D、11

22.補(bǔ)碼加法運(yùn)算是指（A）。

A、操作數(shù)用補(bǔ)碼表示，連同符號(hào)位一起相加

B、操作數(shù)用補(bǔ)碼表示，按照符號(hào)位打算實(shí)際操作

C、將操作數(shù)轉(zhuǎn)化為原碼后再相加

D、取操作數(shù)肯定直接相知，符號(hào)位單獨(dú)處理

23.原碼乘法是（A）。

A、先取操作數(shù)肯定值相乘，符號(hào)位單獨(dú)處理

B、用原碼表示操作數(shù)，然后直接相乘

C、被乘數(shù)用原碼表示，乘數(shù)取肯定值，然后相乘

D、乘數(shù)用原碼表示，被乘數(shù)取肯定值，然后相乘

24.原碼加減交替除法又稱為不恢復(fù)余數(shù)法，因此（C）。

A、不存在恢復(fù)余數(shù)的操作

B、當(dāng)某一步運(yùn)算不夠減時(shí)，做恢復(fù)余數(shù)的操作

C、僅當(dāng)最后一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作

D、當(dāng)某一步余數(shù)為負(fù)時(shí)，做恢復(fù)余數(shù)的操作

25.浮點(diǎn)加減中的對(duì)階的辦法是（A）。

A、將較小的一個(gè)階碼調(diào)節(jié)到與較大的一個(gè)階碼相同

B、將較大的一個(gè)階碼調(diào)節(jié)到與較小的一個(gè)階碼相同

C、將被加數(shù)的階碼調(diào)節(jié)到與加數(shù)的階碼相同

D、將加數(shù)的階碼調(diào)節(jié)到與被加數(shù)的階碼相同

26.在下列幾種存儲(chǔ)器中，CPU可直接拜訪的是（A）。

A、主存儲(chǔ)器

B、磁盤

C、磁帶

D、光盤

27.若存儲(chǔ)周期100ns，每次讀出一個(gè)字節(jié)，則該存儲(chǔ)器的數(shù)據(jù)傳輸率為（D）。

A、32×106位/秒

B、8×106位/秒

C、80Mb/秒

D、80×106位/秒

28.靜態(tài)半導(dǎo)體存儲(chǔ)器SRAM指（C）。

A、在工作過程中，存儲(chǔ)內(nèi)容保持不變

B、在斷電后信息仍能維持不變

C、不需動(dòng)態(tài)刷新

D、芯片內(nèi)部有自動(dòng)刷新規(guī)律

29.半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM的存儲(chǔ)原理是（A）。

A、依賴雙穩(wěn)態(tài)電路

B、依賴定時(shí)刷新

C、依賴讀后再生

D、信息不再變化

30.高速緩沖存儲(chǔ)器Cache普通實(shí)行（A）。

A、隨機(jī)存取方式

B、挨次存取方式

C、半挨次存取方式

D、只讀不寫方式

31.虛地址是（B）。

A、不存在的地址

B、用戶編程可使用的地址

C、主存地址

D、磁盤地址

32.堆棧指針SP的內(nèi)容是（B）。

A、棧頂單元內(nèi)容

B、棧頂單元地址

C、棧底單元內(nèi)容

D、棧底單元地址

33.為了縮短指令中某個(gè)地址段的位數(shù)，有效的辦法是實(shí)行（D）。

A、立刻尋址

B、變址尋址

C、間接尋址

D、寄存器尋址

34.假如按變址方式讀取操作數(shù)，則有效地址是指（B）。

A、指令中直接給出的地址

B、變址計(jì)算獲得的地址

C、變址寄存器中存放的地址

D、基址寄存器中存放的地址

35.在向上生長的堆棧中，假如出棧指令POPx的操作定義為：M（x）←M（SP）；SP←（SP）-1則入棧指令PUSHX應(yīng)定義為（C）。

A、M（SP）←M（x）；SP←（SP）＋1

B、M（SP）←M（x）；SP←（SP）－1

C、SP←（SP）＋1；M（SP）←M（x）

D、SP←（SP）－1；M（SP）←M（x）

36.在微程序控制的計(jì)算機(jī)中，若要修改指令系統(tǒng)，只要（D）。

A、轉(zhuǎn)變時(shí)序控制方式

B、轉(zhuǎn)變微指令格式

C、增強(qiáng)微命令個(gè)數(shù)

D、轉(zhuǎn)變控制存儲(chǔ)器的內(nèi)容

37.在不同速度的設(shè)備之間傳送數(shù)據(jù)，（C）。

A、必需采納同步控制方式

B、必需采納異步控制方式

C、可以選用同步方式，也可選用異步方式

D、必需采納應(yīng)答方式

38.掛接在總線上的多個(gè)部件（B）。

A、只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)

B、只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)

C、可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)

D、可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)

39.總線的數(shù)據(jù)通路寬度是指（A）。

A、能一次并行傳送的數(shù)據(jù)位數(shù)

B、可依次串行傳送的數(shù)據(jù)位數(shù)

C、單位時(shí)光內(nèi)可傳送的數(shù)據(jù)位數(shù)

D、可一次傳送的數(shù)據(jù)的最大值

40.串行接口是指（C）。

A、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間串行傳送

B、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間并行傳送

C、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間串行傳送

D、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間并行傳送

二、名詞解釋

41.基數(shù)在浮點(diǎn)數(shù)據(jù)編碼中，對(duì)階碼所代表的指數(shù)值的數(shù)據(jù)，在計(jì)算機(jī)中是一個(gè)常數(shù)，不用代碼表示。

42.Cache位于CPU與主存之間的高速緩存，用來存放當(dāng)前頻繁拜訪的內(nèi)容。

43.段頁式管理一種虛擬存儲(chǔ)器的管理方式，將存儲(chǔ)空間按規(guī)律模塊分成段，每段又分成若干個(gè)頁。

44.隨機(jī)存取方式可按隨機(jī)地址直接拜訪任一存儲(chǔ)單元，存取時(shí)光與單元位置無關(guān)。

45.DRAM動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，即需要實(shí)行動(dòng)態(tài)刷新的RAM。

46.虛擬存儲(chǔ)器依賴操作系統(tǒng)和磁盤的支持，用戶編程時(shí)可以使用一個(gè)比真切內(nèi)存大得多的存儲(chǔ)器，該存儲(chǔ)器稱為虛擬存儲(chǔ)器。

47.規(guī)律地址程序員編程時(shí)使用的，與內(nèi)存物理地址無固定對(duì)應(yīng)關(guān)系的地址。

48.堆棧按先進(jìn)后出（也就是后進(jìn)先出）挨次存取的存儲(chǔ)的存儲(chǔ)組織（區(qū)）。

49.立刻尋址方式操作數(shù)直接在指令中給出（或：緊跟指令給出），在讀出指令時(shí)

可立刻獲得操作數(shù)。

50.直接尋址由指令直接給出操作數(shù)的存儲(chǔ)地址。

60.寄存器間址由指令給出寄存器號(hào)，指定寄存器中存放者操作數(shù)據(jù)的存儲(chǔ)地址。

61.RISC精簡指令系統(tǒng)計(jì)算機(jī)，只采納使用頻度高、容易、執(zhí)行速度快的指令類型。

62．運(yùn)算器計(jì)算機(jī)中完成運(yùn)算功能的部件，由ALU和寄存器構(gòu)成。

63．海明距離在信息編碼中，兩個(gè)合法代碼對(duì)應(yīng)位上編碼不同的位數(shù)。

64．微程序存儲(chǔ)在控制存儲(chǔ)中的完成指令功能的程序，由微指令組成。

65．消息傳輸方式總線的信息傳輸方式之一，將總線需要傳送的數(shù)據(jù)信息、地址信息、和控制信息等組合成一個(gè)固定的數(shù)據(jù)結(jié)構(gòu)以猝發(fā)方式舉行傳輸。

66．多級(jí)中斷CPU在執(zhí)行中斷服務(wù)程序的過程中可以響應(yīng)級(jí)別更高的中斷哀求。

67.時(shí)鐘周期由主頻脈沖定義得一個(gè)定長的基本時(shí)光段，通常一個(gè)時(shí)鐘周期完成一步操作。

68.微程序控制器將執(zhí)行指令所需要的微命令以代碼形式編成微指令序列（微程序），存入一個(gè)控制存儲(chǔ)器，需要時(shí)從該存儲(chǔ)器中讀取。按這種方式工作的控制器稱為微程序控制器。

69.硬銜接控制器由組合規(guī)律構(gòu)成的控制器，也稱組合電路控制器。組合規(guī)律電路是由“與”門、“或”門以及“非”門等電路構(gòu)成的不具有記憶能力的數(shù)字電路，

70.主設(shè)備申請(qǐng)并獲得總線控制權(quán)的設(shè)備，在收發(fā)雙方中主動(dòng)的一方。

71.同步通信方式在采納這種方式的總線傳輸中，各設(shè)備從一個(gè)公共的（統(tǒng)一的）時(shí)序信號(hào)中獲得定時(shí)信息（或：由統(tǒng)一的時(shí)序信號(hào)舉行同步定時(shí)。）或指出：其顯然特征是由一定頻率的時(shí)鐘信號(hào)定義了等間隔的時(shí)鐘周期。

72.總線一組可由多個(gè)部件分時(shí)分享的信息傳輸線。

73.程序查詢I/O方式啟動(dòng)I/O設(shè)備后，CPU程序查詢，若未預(yù)備好則等待，

若條件已具備則執(zhí)行I/O操作。

74.DMA方式直接依賴硬件實(shí)現(xiàn)主存與外設(shè)之間的數(shù)據(jù)直接傳輸，傳輸過程本身不需CPU程序干預(yù)。

75、微程序控制采納與存儲(chǔ)程序類似的辦法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作命令。

76、存儲(chǔ)器帶寬每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位/秒來表示。

77、RISCRISC是精簡指令系統(tǒng)計(jì)算機(jī)，通過有限的指令條數(shù)簡化處理器設(shè)計(jì)，已達(dá)到提高系統(tǒng)執(zhí)行速度的目的。

78、中斷隱指令及功能中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令，其功能包括庇護(hù)程序斷點(diǎn)、尋覓中斷服務(wù)程序的入口地址、關(guān)中斷等功能。

三、填空題83

84.系統(tǒng)軟件主要包括：

85.任何進(jìn)位計(jì)數(shù)制都包含基數(shù)和位權(quán)兩個(gè)基本要素。十六進(jìn)制的基數(shù)為

中第i位的權(quán)為

86.8421BCD碼中，十進(jìn)制數(shù)字“5”的BCD碼的前面加上奇校驗(yàn)位后，為

87.設(shè)字長8位（含1位符號(hào)位），真值X=-1011，則[X]原

88.在浮點(diǎn)加法算中，當(dāng)尾數(shù)需要右移時(shí)，應(yīng)舉行舍入處理。常用的舍入辦法有

兩種。

89.根據(jù)存儲(chǔ)器的不同工作方式可以將存儲(chǔ)器分為隨機(jī)存取存儲(chǔ)器（RAM）、

SAM）和

90.有靜態(tài)RAM與動(dòng)態(tài)RAM可供挑選，在構(gòu)成大容量主存時(shí)，普通就挑選

91.與靜態(tài)MOS型存儲(chǔ)器相比，動(dòng)態(tài)MOS型存儲(chǔ)器的最大特點(diǎn)是存儲(chǔ)信息需要不

斷地

92.主存儲(chǔ)器舉行兩次延續(xù)、自立的操作（讀/寫）之間所需的時(shí)光稱作

93.程序拜訪的Cache的引入提供了理論依據(jù)。

94.某機(jī)器指令系統(tǒng)中，指令的操作碼為8位，則該指令系統(tǒng)最多可以有

令。

95.假如零地址指令的操作數(shù)在內(nèi)存中，則操作數(shù)地址隱式地由

來指明。

96.如指令中給出形式地址為D，則間接尋址方式獲得操作數(shù)的有效地址為

97.假如說變址尋址方式主要是面對(duì)用戶的，那么基址尋址普通是面對(duì)

98.在CPU的狀態(tài)寄存器中，常設(shè)置以下狀態(tài)位：零標(biāo)志位（Z），負(fù)標(biāo)志位（N），

99.在組合規(guī)律控制器中，當(dāng)一條指令取出后，組合規(guī)律網(wǎng)絡(luò)的輸出分兩部分，

其主要部分是產(chǎn)生執(zhí)行該指令所需的，另一部分送到

時(shí)光。100.在微程序控制中，一個(gè)節(jié)拍中所需要的一組微命令，被編成一條

101.系統(tǒng)總線是用來銜接

102.輸入輸出的目的是實(shí)現(xiàn)間的信息傳送。

103.目前微機(jī)系統(tǒng)上使用的鼠標(biāo)器有兩種類型，一種是一

種是

104.在現(xiàn)有的外存儲(chǔ)器中，啟示密度最高的是

105.可以按照中斷源在系統(tǒng)中的位置，將中斷源分為內(nèi)部中斷和外部中斷兩類。

普通運(yùn)算器除法錯(cuò)是

106.在不轉(zhuǎn)變中斷響應(yīng)次序的條件下，通過以轉(zhuǎn)變中斷處理次序。

107.在程序中斷控制方式中，雖有中斷哀求，但為了保證禁止某些中斷以提供某

一特定的服務(wù)，這可以由CPU中的發(fā)器和為中斷源設(shè)置的

108.通道程序在內(nèi)存中的首地址由。

109、某浮點(diǎn)數(shù)基值為2，階符1位，階碼3位，數(shù)符1位，尾數(shù)7位，階碼和尾數(shù)均用補(bǔ)

非0

110、變址尋址和基址尋址的區(qū)分是：在基址尋址中，指

111

112、設(shè)機(jī)器數(shù)字長為16位（含1位符號(hào)位）。若1次移位需10ns，一次加法需10ns，則補(bǔ)

BOOTH

113、CPU時(shí)序系統(tǒng)。

四、簡答題

114．簡述主存與CACHE之間的映象方式。

【答案】主存與CACHE之間的映象方式有直接映象、全相聯(lián)印象、組相聯(lián)印象三種。直接映象是指主存儲(chǔ)器中的每個(gè)塊只能夠映象到CACHE中唯一一個(gè)指定塊的地址映象方式。全相聯(lián)映象是指每個(gè)主存塊都能夠映象到任一CACHE塊的地址映象方式。組相聯(lián)印象是直接映象和全相聯(lián)映象兩種方式的結(jié)合，它將存儲(chǔ)空間分成若干組，在組間采納直接映象方式，而在組內(nèi)采納全相聯(lián)印象方式。

115．簡述存儲(chǔ)器間接尋址方式的含義，說明其尋址過程。

【答案】含義：操作數(shù)的地址在主存儲(chǔ)器中，其存儲(chǔ)器地址在指令中給出。

尋址過程：從指令中取出存儲(chǔ)器地址，按照這個(gè)地址從存儲(chǔ)器中讀出操作數(shù)的地址，再按照這個(gè)操作數(shù)的地址拜訪主存，讀出操作數(shù)。

116．微程序控制器主要由哪幾部分構(gòu)成?它是如何產(chǎn)生控制信號(hào)的?

【答案】微程序控制器主要由控制存儲(chǔ)器、微指令寄存器μIR、微地址寄存器μAR、地址轉(zhuǎn)移規(guī)律等構(gòu)成。

操作控制信號(hào)的產(chǎn)生：事先把操作控制信號(hào)以代碼形式構(gòu)成微指令，然后存放到控制存儲(chǔ)器中，取出微指令時(shí)，其代碼直接或譯碼產(chǎn)生操作控制信號(hào)。

117．簡述提高總線速度的措施。

【答案】從物理層次：1增強(qiáng)總線寬度；2增強(qiáng)傳輸?shù)臄?shù)據(jù)長度；3縮短總線長度；4降低信號(hào)電平；5采納差分信號(hào)；6采納多條總線。從規(guī)律層次：1簡化總線傳輸協(xié)議；2采納總線復(fù)用技術(shù)；3采納消息傳輸協(xié)議。

118．簡述中斷方式的接口控制器功能。

【答案】中斷方式的接口控制器功能：①能向CPU發(fā)出中斷哀求信號(hào)；②能發(fā)出識(shí)別代碼提供引導(dǎo)CPU在響應(yīng)中斷哀求后轉(zhuǎn)入相應(yīng)服務(wù)程序的地址；③CPU要能夠?qū)χ袛喟笈e行允許或禁止的控制；④能使中斷哀求參與優(yōu)先級(jí)排隊(duì)。

119．CPU與DMA拜訪內(nèi)存矛盾的裁決的辦法有哪些？

【答案】①CPU等待DMA的操作；②DMA乘存儲(chǔ)器空閑時(shí)拜訪存儲(chǔ)器；③CPU與DMA交替拜訪存儲(chǔ)器。

120.8位無符號(hào)整數(shù)和8位定點(diǎn)原碼整數(shù)的表示范圍分離是多少？

參考要點(diǎn)：①8位無符號(hào)整數(shù)的范圍：0－255。

②8位定點(diǎn)原碼整數(shù)的范圍：-127－127。

121.在浮點(diǎn)數(shù)中，階碼的正負(fù)和尾數(shù)的正負(fù)各代表什么含意？對(duì)實(shí)際數(shù)值的正負(fù)與大小有何影響？

參考要點(diǎn)：①階碼為正，表示將尾數(shù)擴(kuò)大。

②階碼為負(fù)，表示將尾數(shù)縮小。

③尾數(shù)的正負(fù)代表浮點(diǎn)數(shù)的正負(fù)。

122.SRAM依賴什么存儲(chǔ)信息？DRAM依賴什么存儲(chǔ)信息？何為存“0”？何為存“1”？

參考要點(diǎn)：①SRAM依賴雙穩(wěn)態(tài)電路（內(nèi)部交錯(cuò)反饋）存儲(chǔ)信息，其中一種穩(wěn)態(tài)為0，另一種穩(wěn)態(tài)則為1。

②DRAM依賴電容暫存電荷存儲(chǔ)信息，充電至高電平為1，放電至低電平為0。

123、靜態(tài)存儲(chǔ)器依賴什么存儲(chǔ)信息？動(dòng)態(tài)存儲(chǔ)器又依賴什么原理存儲(chǔ)信息？試比較它們的優(yōu)缺點(diǎn)

參考要點(diǎn)：①靜態(tài)存儲(chǔ)器以雙穩(wěn)態(tài)觸發(fā)器為存儲(chǔ)信息的物理單元，依賴內(nèi)部交錯(cuò)反饋保存信息。速度較快，不需動(dòng)態(tài)刷新，但集成度稍低，功耗大。

②動(dòng)態(tài)存儲(chǔ)器依賴電容上暫存電荷來存儲(chǔ)信息，電容上有電荷為1，無電荷為0。集成度高，功耗小，速度悄慢，需定時(shí)刷新。

124.存儲(chǔ)器芯片中采納地址復(fù)用技術(shù)有什么優(yōu)點(diǎn)？

參考要點(diǎn)：要增強(qiáng)一存儲(chǔ)器芯片的容量時(shí)，其所需的地址線也要隨之增強(qiáng)，假如采納地址復(fù)用技術(shù)，將把地址分批送入芯片。這樣可以保證不增強(qiáng)芯片的地址引腳，從而保證芯片的外部封裝不變。

125.在“Cache－主存－輔存”三級(jí)存儲(chǔ)體系中，“Cache－主存”結(jié)構(gòu)與“主存－輔存”結(jié)構(gòu)的引入各為了解決什么問題？

參考要點(diǎn)：①“Cache－主存”結(jié)構(gòu)的引入是為了解決主存與CPU速度不匹配的問題。

②“主存－輔存”結(jié)構(gòu)的引入是為了解決主存儲(chǔ)器容量不足的問題。

126.在CPU中，哪些寄存器屬于控制用的指令部件？它們各起什么作用？

參考要點(diǎn)：①程序計(jì)數(shù)器PC，提供取指地址，從而控制程序執(zhí)行挨次。

②指令寄存器IR，存放現(xiàn)行指令，作為產(chǎn)生各種微操作命令的基本規(guī)律依據(jù)。

③狀態(tài)寄存器SR，記錄程序運(yùn)行結(jié)果的某些特征標(biāo)志，或用來設(shè)置程序運(yùn)行方式與優(yōu)先級(jí)。參加形成某些微操作命令。

127.微程序控制器如何產(chǎn)生微指令？微指令、微程序與機(jī)器指令之間的對(duì)應(yīng)關(guān)系如何？

參考要點(diǎn)：①微程序控制器是從控制存儲(chǔ)器中讀取微指令，從而產(chǎn)生微指令。

②一條微指令包含的微指令控制實(shí)現(xiàn)一步（一個(gè)時(shí)鐘周期）操作，若干條微指令組成的一段微程序解釋執(zhí)行一條機(jī)器指令，囫圇微程序?qū)崿F(xiàn)指令系統(tǒng)功能。

128.總線接口的分類辦法有哪幾類？請(qǐng)分離按這幾種辦法說明接口的分類。

參考要點(diǎn)：①按數(shù)據(jù)傳送的格式分為：串行接口、并行接口。

②按時(shí)序控制方式分為：中斷接口、DMA接口、程序查詢方式接口。

129.何謂存儲(chǔ)總線？何謂I/O總線？各有何特點(diǎn)？

參考要點(diǎn)：①存儲(chǔ)總線是銜接CPU和主存儲(chǔ)器之間的專用總線，速度高。

②I/O總線是銜接主機(jī)（CPU、M）與I/O設(shè)備之間的總線，可擴(kuò)展性好。

130.何謂同步傳送方式？何謂異步傳送方式？

參考要點(diǎn)：①同步方式：數(shù)據(jù)傳送由一個(gè)統(tǒng)一的時(shí)序信號(hào)同步定時(shí)（或：從同一個(gè)公共的時(shí)鐘信號(hào)中獲得定時(shí)信號(hào)）。有固定的時(shí)鐘周期、總線周期劃分。

②異步方式：數(shù)據(jù)傳送用應(yīng)答方式實(shí)現(xiàn)，沒有時(shí)鐘周期劃分；總線周期按照實(shí)際需要而定，需長則長、能短則短。

131.計(jì)算機(jī)系統(tǒng)中異步控制方式的三個(gè)主要特點(diǎn)是什么？

參考要點(diǎn)：系統(tǒng)中沒有統(tǒng)一的時(shí)鐘，各部件有自己的時(shí)鐘信號(hào)，各個(gè)微操作的舉行是采納應(yīng)答方式工作。

132.在字符顯示器中，何時(shí)拜訪一次字符發(fā)生器？其地址碼如何形成？

參考要點(diǎn)：①每當(dāng)點(diǎn)（列）計(jì)數(shù)器一個(gè)計(jì)數(shù)循環(huán)后，就拜訪一次緩沖存儲(chǔ)器，緊跟著拜訪一次字符發(fā)生器。

②由緩沖存儲(chǔ)器讀出的字符代碼作為高位地址，線（行）計(jì)數(shù)器的計(jì)數(shù)值作為低位地址。

133.請(qǐng)說明常見的中斷處理程序入口產(chǎn)生辦法。

參考要點(diǎn)：現(xiàn)在普遍采納向量中斷方式：將各中斷處理程序入口地址組織在中斷向量表中，存在主存中的一段特定區(qū)域；獲得批準(zhǔn)的中斷源向CPU送入一個(gè)編碼（如中斷類型碼），CPU將它變換為一個(gè)向量地址；據(jù)此拜訪中斷向量表，從中讀取處理程序入口地址。

134.以DMA方式實(shí)現(xiàn)傳送，大致可分為哪幾個(gè)階段？

參考要點(diǎn)：①DMA傳送前的預(yù)置階段（DMA初始化）

②數(shù)據(jù)傳送階段（DMA傳送）

③傳送后的結(jié)束處理

135.請(qǐng)比較說明中斷方式與DMA方式的異同（產(chǎn)生方式、處理方式、應(yīng)用場合等方面）。

參考要點(diǎn)：①相同點(diǎn)：二者都由隨機(jī)哀求引起。

②不同點(diǎn)：中斷方式通過執(zhí)行處理程序舉行處理，DMA方式直接依賴硬件實(shí)現(xiàn)數(shù)據(jù)直傳。中斷方式可處理復(fù)雜大事、控制中低速I/O操作，DMA方式適于容易的、高速的數(shù)據(jù)批量傳送。

五、計(jì)算題

136.將二進(jìn)制數(shù)101101.101轉(zhuǎn)換為十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。

【答案】（1）先將101101.101B綻開成多項(xiàng)式

101101.101B＝1×25+1×23+1×22+1×20+1×2－1+1×2－3＝45.625（2）101101.101B＝55.5O

（3）101101.101B＝2D.AH

137.已知[x]原＝10110101，求真值x及其x的補(bǔ)碼和反碼。

【答案】（1）真值＝-0110101

（2）[X]補(bǔ)＝11001011

（3）[X]反＝11001010

138.某計(jì)算機(jī)字長為8位，X=-0.01011，要求用補(bǔ)碼算術(shù)移位辦法求得下列機(jī)器數(shù)：（1）[0.5x]補(bǔ)

（2）[2x]補(bǔ)

（3）[0.25x]補(bǔ)

【答案】[X]補(bǔ)＝1.1010100

[X]補(bǔ)算術(shù)右移1位得：[1/2]補(bǔ)＝1.1101010

[X]補(bǔ)算術(shù)左移1位得：[2X]補(bǔ)＝1.0101000

[1/2X]補(bǔ)算術(shù)右移1位得：[1/4X]補(bǔ)＝1.1110101

139.已知x＝10101110，y＝10010111，求：

（1）x∨y

（2）x∧y

【答案】（1）x∨y＝10101110∨10010111＝10111111

（2）x∧y＝10101110∧10010111＝10000110

140.用原碼加減交替除法求x/y=?，x=5，y=2。寫出分步計(jì)算過程及答案（商、余數(shù)）。

【答案】x=5，則|x|=00000101（擴(kuò)展為8位）

y=2，則|y|=0010、-|y|=1110

結(jié)果：商(0010)2=(2)10

余0001

141、用原碼恢復(fù)余數(shù)法舉行7÷3運(yùn)算。要求寫出每一步運(yùn)算過程及運(yùn)算結(jié)果。

【答案】7的原碼0111，3的原碼0011，結(jié)果符號(hào)是00=0

原碼恢復(fù)余數(shù)法求7/3的分步運(yùn)算過程。

所以，商是0010，即2；余數(shù)是0001，即1。

六、設(shè)計(jì)題

142、畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。DMA方式接口電路的基本組成框圖如下：

以數(shù)據(jù)輸入為例，詳細(xì)操作如下：

①從設(shè)備讀入一個(gè)字到DMA的數(shù)據(jù)緩沖寄存器BR中，表示數(shù)據(jù)緩沖寄存器“滿”（假如I/O設(shè)備是面對(duì)字符的，則一次讀入一個(gè)字節(jié)，組裝成一個(gè)字）；

②設(shè)備向DMA接口發(fā)哀求（DREQ）；

③DMA接口向CPU申請(qǐng)總線控制權(quán)（HRQ）；

④CPU發(fā)回HLDA信號(hào)，表示允許將總線控制權(quán)交給DMA接口；

⑤將DMA主存地址寄存器中的主存地址送地址總線；

⑥通知設(shè)備已被授予一個(gè)DMA周期（DACK），并為交換下一個(gè)字做預(yù)備；

⑦將DMA數(shù)據(jù)緩沖寄存器的內(nèi)容送數(shù)據(jù)總線；

⑧命令存儲(chǔ)器作寫操作；

⑨修改主存地址和字計(jì)數(shù)值；

⑩推斷數(shù)據(jù)塊是否傳送結(jié)束，若未結(jié)束，則繼續(xù)傳送；若己結(jié)束，（字計(jì)數(shù)器溢出），則向

CPU申請(qǐng)程序中斷，標(biāo)志數(shù)據(jù)塊傳送結(jié)束。

143．單總線CPU結(jié)構(gòu)如圖所示，其中有運(yùn)算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序計(jì)數(shù)器PC、主存地址寄存器MAR和主存數(shù)據(jù)寄存器MDR等部件。試擬出轉(zhuǎn)移指令JMP#A的讀取和執(zhí)行流程。

【分析】擬出隨意一條指令讀取和執(zhí)行流程，前三步都徹低一樣，即讀取指令的步驟都一樣。

PC一>MAR送指令地址

PC+1一>PC計(jì)算下一條指令的地址

DBUS一>MDR，MDR一>IR讀入指令

考試時(shí)，無論如何，也要寫上這三步。執(zhí)行流程按照指令的含義來寫，JMP#A

指令的含義是程序跳轉(zhuǎn)至指令PC中存放的地址值加上指令中給出的偏移量所得的地址，即：IR（地址段）+PC一>PC，按照指令的含義和單總線結(jié)構(gòu)的特點(diǎn)就可以寫出指令執(zhí)行流程。

【答案】PC一>MAR

PC+1一>PC

DBUS一>MDR，MDR一>IR

PC一>Y

IR（地址段）+Y一>Z

Z一>PC

145．用64K×16位/片的SRAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè)總?cè)萘繛?56K×32位存儲(chǔ)器，CPU地址總線為A19～A0(低位)，雙向數(shù)據(jù)總線D31～D0(低位)，讀寫控制信號(hào)為，芯片的片選控制信號(hào)為。請(qǐng)寫出片選信號(hào)規(guī)律式，繪出該存儲(chǔ)器規(guī)律框圖，注明各信號(hào)線。

【分析】用64K×16位／片的RAM存儲(chǔ)芯片構(gòu)成一個(gè)256K×32位的存儲(chǔ)器，所需的芯片數(shù)量為：(256K×32)/(64K×16)=8片，每兩片作為一組共4組，