芯片封裝原理及分類

qja結(jié)-空氣熱阻qja最早也是最常用的標(biāo)準(zhǔn)之一定義標(biāo)準(zhǔn)由文件JESD51-2給出Ta=環(huán)境空氣溫度,取點(diǎn)為JEDEC組織定義的特定空箱中特定點(diǎn)(Still-AirTest)芯片下印制板可為高傳導(dǎo)能力的四層板(2S2P)或低傳導(dǎo)能力的一層板之任一種(1S0P)芯片封裝原理及分類qjma結(jié)-移動(dòng)空氣熱阻qjma空氣流速范圍為0-1000LFM定義標(biāo)準(zhǔn)由文件JESD51-6給出Ta=空氣溫度，取點(diǎn)為風(fēng)洞上流溫度印制板朝向?yàn)橹卮笥绊懸蛩豊芯片封裝原理及分類qjc從結(jié)點(diǎn)到封裝外表面(殼)的熱阻，外表面殼取點(diǎn)盡量靠近Die安裝區(qū)域qjc

結(jié)殼熱阻DieSubstratePCBJunctionCase芯片封裝原理及分類qjb從結(jié)點(diǎn)至印制板的熱阻定義標(biāo)準(zhǔn)由文件JESD51-8給出qjb

結(jié)板熱阻

嚴(yán)格地講，Theta-JB不僅僅反映了芯片的內(nèi)熱阻，同時(shí)也反映了部份環(huán)境熱阻，如印制板。正因如些，Theta-JB相對(duì)于其它熱阻而言，雖然JEDEC組織在99年就發(fā)布了它的熱阻定義方式，但是芯片供應(yīng)商采用較慢。部份傳熱路徑嚴(yán)重不對(duì)稱芯片，如TO-263目前尚無(wú)該熱阻的定義標(biāo)準(zhǔn)芯片封裝原理及分類

qjx

試圖采用簡(jiǎn)單的熱阻表示復(fù)雜的芯片傳熱現(xiàn)象芯片內(nèi)部的熱傳現(xiàn)象非常復(fù)雜，無(wú)法使用熱阻來(lái)完美表示；熱阻qjx

無(wú)法用于準(zhǔn)確預(yù)測(cè)芯片的溫度，只能提供定性的熱性能對(duì)比；如需準(zhǔn)確預(yù)測(cè)特定工況下芯片的溫度，我們需要其它的方法qjx使用的局限性Convection/RadiationConvection/RadiationConductionConvectionConductionRadiationConductionJunctionXθjx芯片封裝原理及分類芯片的詳細(xì)模型

建立所有芯片內(nèi)部所有影響傳熱的結(jié)構(gòu)Die硅或砷化鎵材料，表面有發(fā)熱集成電路通常為環(huán)氧樹脂，厚為1-2milDieAttach銅制，用于加強(qiáng)傳熱或其它目地DieFlag/DiePadEncapsulant通常為環(huán)氧樹脂材料金或鋁制，數(shù)目等同于外面管腳數(shù)BondWiresSolderBalls通常材料為錫鉛合金95Pb/5Sn

或37Pb/63Sn.銅或鋁42合金制LeadframesSubstrate通常由BT\FR4制成(塑料芯片)；或氧化鋁制成(陶瓷芯片)芯片封裝原理及分類熱阻網(wǎng)絡(luò)模型-DELPHI模型DEvelopmentofLibrariesofPHysicalmodelsforanIntegrateddesignenvironmentDELPHI

項(xiàng)目：從1993年到1996年，由歐盟資助，F(xiàn)lomerics公司負(fù)責(zé)協(xié)調(diào)，AlcatelBell、AlcatelEspace、PhilipsCFT、ThomsonCSF、Flomerics、NMRC等公司合作，旨在開(kāi)發(fā)芯片的簡(jiǎn)化熱模型的精確表示方法。

PROFIT項(xiàng)目：同樣由歐盟資助，由Philips公司負(fù)責(zé)協(xié)調(diào)，F(xiàn)lomerics、Nokia、Infineon、Philips、ST、Micred、TIMA、等公司合作，旨在開(kāi)發(fā)芯片熱模型的快速建立方法。項(xiàng)目產(chǎn)生了一系列成果，如芯片的熱阻網(wǎng)絡(luò)模型DELPHI標(biāo)準(zhǔn)、JEDEC組織認(rèn)證的唯一熱模型庫(kù)FLOPACK、芯片熱應(yīng)力分析工具Flo/stress等。PRedictionOFtemperaturegradientsInfluencingThequalityofelectronicproductsPROFIT項(xiàng)目DELPHI項(xiàng)目芯片封裝原理及分類DELPHI模型生成原理建立詳細(xì)模型標(biāo)準(zhǔn)實(shí)驗(yàn)驗(yàn)證

誤差估計(jì)在規(guī)定的Ｎ種邊界條件下批處理進(jìn)行詳細(xì)模型計(jì)算封裝參數(shù)(結(jié)構(gòu)、材料參數(shù))根據(jù)各種封裝特點(diǎn)離散出各種熱阻網(wǎng)絡(luò)拓樸結(jié)構(gòu)詳細(xì)模型發(fā)布簡(jiǎn)化模型多種邊界條件可以表示自然對(duì)流、強(qiáng)迫對(duì)流、散熱器等多種環(huán)境根據(jù)各熱阻節(jié)點(diǎn)的溫度值優(yōu)化得出具有最小誤差的熱阻值DELPHI項(xiàng)目組定義了99種邊界條件；Flopack應(yīng)用了44種或88種芯片封裝原理及分類PBGA封裝模型的建立PBGA封裝特點(diǎn)?有機(jī)基片Organicsubstrate使用焊球(Solderballs)作為二級(jí)互聯(lián)主要應(yīng)用:ASIC’s,內(nèi)存,圖形顯示,芯片組,通訊等.PBGA封裝優(yōu)缺點(diǎn)?I/O密度高；基片材BT具有較好的電性能；加工工藝類似PCB板，成本低廉非氣密封裝,不適合于長(zhǎng)時(shí)工作的芯片或軍用芯片Die與基片(Substrate)間的CTE不匹配如功耗大于2W，則可能需要加強(qiáng)散熱手段芯片封裝原理及分類主要類型的PBGA封裝Wire-BondedPBGA(Die-up)BTDielectricThermalViasSolderBalls(37Pb/63Sn)Epoxy-basedEncapsulantSiliconDieDieAttach&SolderMaskGoldBondWiresCuTracesPower&GroundPlanesBottomSpreaderDieFlagSignalVias最主流的PBGA封裝，相對(duì)成熟的加工技術(shù)，可處理5W以上熱耗。芯片封裝原理及分類主要類型的PBGA封裝Fine-PitchBGADieAttach&SolderMaskBondWiresSubstrateDie由die-upPBGA變化而來(lái)別名:FSBGA,ChipArrayTM焊球間隙較小可歸類為Near-CSP建模也較困難焊球間隙典型值為1mm，0.8mm，0.65mm，0.5mm，0.4mm經(jīng)常缺少明顯可見(jiàn)，比Die尺寸大的DiePad，因?yàn)镈ie大小與封裝大小相近基片(substrate)中每個(gè)信號(hào)過(guò)孔都必須單獨(dú)建出；在FLOPACK中，別名ChipArrayTM芯片封裝原理及分類主要類型的PBGA封裝SpreaderDieDieAttachStiffenerRingOrganicSubstratewithTracesEncapsulantSolderBallsBondWiresAdhesiveSignalViasDie-downPBGA1)最常見(jiàn)的Die-downPBGA芯片為Amkor公司的SuperBGATM,但是

SuperBGA中無(wú)上圖結(jié)構(gòu)中的加強(qiáng)環(huán)(StiffenerRing)，

2)Spreader(銅合金)可直接與散熱器相連，良好的散熱性能，可處理功耗8-10W

3)如無(wú)加強(qiáng)環(huán)(StiffenerRing)，則塑料基片與Spreader直接相連。芯片封裝原理及分類主要類型的PBGA封裝Flip-ChipPBGA1)因電氣性能良好，應(yīng)用越來(lái)越廣泛

2)因布線考慮，很難在Die下方布熱過(guò)孔，故信號(hào)過(guò)孔會(huì)對(duì)散熱有較大影響

3)基片(substrate)復(fù)雜，一般中間層為BT層，兩邊另附有其它層。DieFlip-ChipBumpsUnderfillCoreViasBuild-upMicroviasCoreBuild-up芯片封裝原理及分類主要類型的PBGA封裝Flip-ChipPBGA的散熱加強(qiáng)手段MetalCapMetalLidLidAttach

建模時(shí)需特別注意Cap/LidAttach的

厚度與材質(zhì)，因?yàn)樵擃愋酒囊话?/p>

較大，主要熱阻的組成部分之一

Attach即使有較小的誤差，也會(huì)引起

結(jié)溫和熱阻值Theta-JC估計(jì)較大的

誤差。MetalCap與Lid可能由鋁與銅制芯片封裝原理及分類主要應(yīng)用：高功耗處理器，軍事用芯片主要分為：

1)Flip-Chip2)BondWireCBGA封裝模型的建立芯片封裝原理及分類主要類型的CBGA封裝Solderballs(typically90Pb/10Sn)EpoxyencapsulantCeramicsubstrate(usuallyAlumina)SiliconDieDieattachTraces(TungstenorMolybdenum)Wire-BondedCBGA芯片封裝原理及分類主要類型的CBGA封裝Flip-ChipCBGADieUnderfill(typicallyepoxybased)Ceramicsubstrate(TypicallyAlumina)SolderBalls(typically90Pb/10Sn)Traces(TungstenorMolybdenum)Flip-chiplayerBare-DieMetalCapAdhesiveCaped芯片封裝原理及分類PlasticQuadFlatPack(thinversioncalledTQFP)常用于邏輯芯片,ASIC芯片,顯示芯片等封裝外管腳(Lead),表面貼裝PlasticEncapsulantExternalleadframe(gull-wingleads)PQFP封裝模型的建立芯片封裝原理及分類PQFP封裝模型的建立截面結(jié)構(gòu)圖EpoxyovermoldCu/Alloy42leadframeAubondwireCu/Alloy42tiebarsCu/Alloy42dieflagPQFP封裝優(yōu)缺點(diǎn)?成熟的封裝類型，可采用傳統(tǒng)的加工方法；成本低廉；適用于中低功耗且中等數(shù)目I/O(50-300)，熱阻高，不采用Heatslug等附加散熱手段的條件下功耗很難突破2W管腳間距難以做得過(guò)小(難于小于0.4mm)，相對(duì)于BGA封裝I/O數(shù)目少．芯片封裝原理及分類無(wú)散熱器時(shí)的主要散熱路徑ThedieandthedieflagTheleadframeTheboardNPQFP封裝模型的建立Thermalgrease注意：在Lead數(shù)目較多的情況下，Bondwires的傳熱份額可能高達(dá)15%，但是在熱測(cè)試芯片中，由于Bondwires數(shù)目較少，忽略了這部分熱量注意：一部分熱量由芯片傳至散熱器上，又有可能重新傳遞回芯片上．芯片封裝原理及分類SmallOutlinePackageLowproknownasThinSmallOutlinePackage(TSOP)類似于PQFP,只是只有兩邊有管腳廣泛應(yīng)用于內(nèi)存芯片常見(jiàn)的類型- 常規(guī)- Lead-on-ChipSOP/TSOP封裝模型的建立芯片封裝原理及分類SOP/TSOP封裝模型的建立部分芯片建模時(shí)可將各邊管腳統(tǒng)一建立；管腳數(shù)較小應(yīng)將各管腳單獨(dú)建出.fusedlead一定要單獨(dú)建出Tiebars一般可以忽略.BondWiresDieDieFlagLeadframe常規(guī)DieBondWiresEncapsulantInsulationLeadframeLead-on-Chip芯片封裝原理及分類QFN封裝模型的建立ThermalViasinPCBThermalLandinPCBDieDieAttachPadExposedPadLeads(Internal)SolderPCBMold主要用于替換引腳數(shù)小于80的引線裝芯片(主要是TSOPandTSSOP)尺寸較小，同時(shí)相對(duì)于TSOP/TSSOP散熱性能好Theta-JA通常只有TSSOP芯片的一半左右主要傳熱路徑：DieDieAttachPadExposedPadPCB次要傳熱路徑：Lead(最好各個(gè)管腳單獨(dú)建出)PCB板下(ExposedPad下方)通常添加熱過(guò)孔以加強(qiáng)散熱芯片封裝原理及分類CSP封裝模型的建立封裝相對(duì)于Die尺寸不大于20%主要應(yīng)用于內(nèi)存芯片，應(yīng)用越來(lái)越廣泛尺寸小，同時(shí)由于信號(hào)傳輸距離短，電氣性能好種類超過(guò)40種如封裝尺寸相對(duì)于Die，大于20%但接近20%，則稱為Near-CSP芯片封裝原理及分類Micro-BGATM封裝模型的建立為早期的一種CSP設(shè)計(jì)常用于閃存芯片Traces排布于聚酰亞胺的tape層Die與Tape之間有專用的Elastomer采用引腳Lead將電信號(hào)由die傳遞至traces焊球可較隨意排布Die可放在中心，也可以偏置主要傳熱路徑：Die-->elastomer-->solderballs-->boardLead傳導(dǎo)熱量較少,很多情況下可忽略Elastomer導(dǎo)熱能力差，為主要的散熱瓶頸焊球要求單獨(dú)建出Tape中Trace的傳導(dǎo)較少,但是不能忽略SolderBall也夠成相對(duì)較小的熱阻(相對(duì)于Elastomer)DieEncapsulantElastomerLeadsTape&TracesSolderBalls芯片封裝原理及分類其它的CSP芯片F(xiàn)ine-PitchBGA(ChipArrayTM,FSBGA)類擬于PBGA,更焊球間距更小Fan-intraces所有的過(guò)孔都必須單獨(dú)建出MicroStarTM/FlexBGATM類擬于ChipArra