集成電路設(shè)計(jì)的系統(tǒng)級(jí)建模與仿真課件

2023/6/9共107頁1目錄一、集成電路設(shè)計(jì)的一般流程二、系統(tǒng)級(jí)建模工具----Matlab三、系統(tǒng)級(jí)建模工具----Verilog-A四、建模仿真實(shí)例一、集成電路設(shè)計(jì)的一般流程2023/6/9共107頁2集成電路設(shè)計(jì)中不同的抽象級(jí)別：結(jié)構(gòu)或系統(tǒng)級(jí)晶體管級(jí)（電路）器件物理級(jí)2023/6/9共107頁3VLSI數(shù)字集成電路設(shè)計(jì)模擬集成電路設(shè)計(jì)為什么需要系統(tǒng)級(jí)設(shè)計(jì)？

隨著集成電路工藝和數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展，

1、電路的規(guī)模越來越大，系統(tǒng)構(gòu)成越來越復(fù)雜。2、晶體管級(jí)電路仿真消耗很長(zhǎng)時(shí)間，效率低下。3、采用行為級(jí)描述電路將降低仿真時(shí)間。

行為級(jí)模型足以表述各個(gè)電路模塊的功能，通過行為級(jí)仿真可以在功能上預(yù)先驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否能夠滿足要求。2023/6/9共107頁4IC設(shè)計(jì)過程中系統(tǒng)工程師的地位產(chǎn)品功能的定義和模塊的劃分設(shè)計(jì)并驗(yàn)證系統(tǒng)的可行性分配各個(gè)模塊的性能指標(biāo)整個(gè)解決方案中芯片設(shè)計(jì)環(huán)節(jié)的組織者2023/6/9共107頁5系統(tǒng)工程師在IC設(shè)計(jì)中具有非常重要的地位，他們一般是工作經(jīng)驗(yàn)豐富的IC設(shè)計(jì)工程師，他們能夠根據(jù)自己的經(jīng)驗(yàn)積累恰當(dāng)?shù)倪x擇系統(tǒng)架構(gòu)，恰當(dāng)?shù)倪x擇建模原型及高階非理想因素來獲得最接近真實(shí)情況的指標(biāo)定義。二、系統(tǒng)級(jí)建模工具----MatlabMatlab語言簡(jiǎn)介Matlab基本知識(shí)Matlab的編程Matlab動(dòng)態(tài)仿真工具Simulink2023/6/9共107頁62023/6/9共107頁7Matlab語言簡(jiǎn)介MATLAB的名稱源自MatrixLaboratory，它是一種科學(xué)計(jì)算軟件，專門以矩陣的形式處理數(shù)據(jù)。其基本元素是無需定義維數(shù)的矩陣包括Toolbox的各類應(yīng)用問題的求解工具。MATLAB被廣泛地應(yīng)用于科學(xué)計(jì)算、控制系統(tǒng)、信息處理等領(lǐng)域的分析、仿真和設(shè)計(jì)工作

Matlab最重要的特點(diǎn)是易于擴(kuò)展，它允許用戶自行建立完成指定功能的M文件，從而構(gòu)成適合于其他領(lǐng)域的工具箱。2023/6/9共107頁82023/6/9共107頁9Matlab

基本知識(shí)2023/6/9共107頁101、命令窗口

在matlab

提示符“>>”下，鍵入matlab命令。例如輸入一個(gè)3X3的矩陣：a=[1,2,3;4,5,6;7,8,9]數(shù)據(jù)放在方括號(hào)內(nèi)，行與行間分號(hào)間隔，數(shù)值間空格或逗號(hào)間隔。

Matlab語言是與大小寫有關(guān)的語言，即變量A和a是兩個(gè)完全不同的變量。應(yīng)該注意的是：一般情況下，所有的函數(shù)名均由小寫字母組成。2、圖形窗口2023/6/9共107頁11當(dāng)調(diào)用一個(gè)產(chǎn)生圖形的函數(shù)時(shí)，Matlab會(huì)自動(dòng)建立一個(gè)圖形窗口。這個(gè)窗口可分裂成多個(gè)窗口，并可以在它們之間選擇，這樣在一個(gè)屏幕上可以顯示多個(gè)圖形。2023/6/9共107頁12Matlab的toolboxes數(shù)值分析數(shù)值和符號(hào)計(jì)算工程與科學(xué)繪圖控制系統(tǒng)的設(shè)計(jì)與仿真數(shù)字圖像處理數(shù)字信號(hào)處理通訊系統(tǒng)設(shè)計(jì)與仿真財(cái)務(wù)與金融工程濾波器設(shè)計(jì)LinkForModelSim2023/6/9共107頁13Matlab的編程MATLABCompiler是能夠?qū)語言編譯生成為函數(shù)庫、可執(zhí)行文件COM組件等等。通過M文件可以擴(kuò)展MATLAB功能，使MATLAB能夠同其他高級(jí)編程語言例如C/C++語言進(jìn)行混合應(yīng)用。利用M語言還開發(fā)了相應(yīng)的MATLAB專業(yè)工具箱函數(shù)供用戶直接使用。

Moreresource:/matlabcentral/fileexchange/loadCategory.do2023/6/9共107頁14M文件語法簡(jiǎn)介Matlab提供近20類基本命令函數(shù)包括：通用函數(shù)、基本數(shù)學(xué)函數(shù)、矩陣操作函數(shù)，繪圖函數(shù)等等充分使用help2023/6/9共107頁152023/6/9共107頁16一個(gè)簡(jiǎn)單的例子2023/6/9共107頁17Simulink仿真基礎(chǔ)工程中的控制系統(tǒng)需要專用的系統(tǒng)建模軟件，準(zhǔn)確地建模，對(duì)其進(jìn)行進(jìn)一步的分析與仿真。1990年，Matlab加入新的控制系統(tǒng)模型圖輸入與仿真工具，1992年正式將該軟件更Simulink。Simulink的兩個(gè)含義：Simu（仿真）和Link（連接），可以在模型窗口上繪制出所需要的控制系統(tǒng)模型，然后利用SIMULINK提供的功能來對(duì)系統(tǒng)進(jìn)行仿真和分析。2023/6/9共107頁182023/6/9共107頁19Simulink的公共模塊庫信源模塊（Source）信宿模塊（Sinks）連續(xù)模塊庫（Continuous）信號(hào)路由（SignalRouting）離散模塊庫（Discrete）數(shù)學(xué)運(yùn)算模塊庫（Mathoperations）端口及子系統(tǒng)庫（PortsandSubsystems）查表模塊庫（Look-UpTable）用戶定義函數(shù)模塊（User-DefinedFunctions）非線性模塊庫（Discontinuities）2023/6/9共107頁20

simulink專業(yè)模塊庫

CDMA參考模塊通訊電路模塊控制系統(tǒng)工具DSP模塊TIDSP應(yīng)用箱MotorolaDSP模塊模糊邏輯模塊S參數(shù)模型Moreresource：http:///web_downloads/2023/6/9共107頁21基于simulink的仿真系統(tǒng)2023/6/9共107頁22仿真參數(shù)設(shè)置

算法器

仿真時(shí)間

仿真模式仿真精度誤差容忍度

輸出設(shè)置2023/6/9共107頁23Simulink的簡(jiǎn)單例子（1）

———使能模塊2023/6/9共107頁24Simulink的簡(jiǎn)單例子（2）

———使能觸發(fā)模塊2023/6/9共107頁25Simulink仿真數(shù)字系統(tǒng)（1）2023/6/9共107頁26Simulink仿真數(shù)字系統(tǒng)（2）2023/6/9共107頁27簡(jiǎn)單的數(shù)字電路的設(shè)計(jì)——10進(jìn)制計(jì)數(shù)器2023/6/9共107頁28LinkForModelSimLinkforModelSim是把MATLAB/Simulink和針對(duì)FPGA和ASIC的硬件設(shè)計(jì)流程無縫連結(jié)起來的聯(lián)合仿真的接口擴(kuò)展模塊。它可以高效的在MATLAB/Simulink中驗(yàn)證ModelSim中的RTL模型。

備注：Matlab版本7.1以上，ModelSimSEPLUS5.62023/6/9共107頁29一個(gè)綜合的設(shè)計(jì)實(shí)例

——抽取濾波器的設(shè)計(jì)Toolboxes的FDA設(shè)定濾波器參數(shù)M文件實(shí)現(xiàn)傳輸函數(shù)的分析Simulink完成系統(tǒng)級(jí)的仿真函數(shù)對(duì)ModelSim的輸出數(shù)據(jù)進(jìn)行FFT分析2023/6/9共107頁30抽取濾波器框圖2023/6/9共107頁31CIC傳遞函數(shù)及頻率響應(yīng)2023/6/9共107頁32補(bǔ)償濾波器設(shè)計(jì)hcic0=mfilt.cicdecim(32,1,4);hcic=cascade(dfilt.scalar(1/gain(hcic0)),hcic0);hc=design(fdesign.ciccomp(1,...4,20000,68200,.000075,110,352800));fvtool(hcic,hc,...cascade(hcic,hc),'Fs',[1128960035280011289600]);2023/6/9共107頁33CICandCICcompensator2023/6/9共107頁34半帶濾波器h2=fdesign.decimator(2,'halfband',...48200,110,176400);h=equiripple(h2);fvtool(h);2023/6/9共107頁35半帶濾波器h3=fdesign.decimator(2,'halfband',...4100,110,88200);h=equiripple(h3);fvtool(h);2023/6/9共107頁36整體濾波器設(shè)計(jì)hcic0=mfilt.cicdecim(32,1,4);hcic=cascade(dfilt.scalar(1/gain(hcic0)),hcic0);hc=design(fdesign.ciccomp(1,...4,20000,68200,.000075,110,352800));h2=fdesign.decimator(2,'halfband',...48200,110,176400);h22=equiripple(h2);h3=fdesign.decimator(2,'halfband',...4100,110,88200);h33=equiripple(h3);h=cascade(hcic,hc,h22,h33);fvtool(h,'Fs',11289600);fvtool(hcic,hc,h22,h33,...cascade(hcic,hc,h22,h33),'Fs',[112896003528001764008820011289600]);2023/6/9共107頁37FilterDesign&Analysis設(shè)計(jì)濾波器系數(shù)2023/6/9共107頁38濾波器系數(shù)2023/6/9共107頁39GenerateHDL2023/6/9共107頁40GenerateHDL參數(shù)設(shè)置2023/6/9共107頁41filter.v2023/6/9共107頁42filter_tb.v2023/6/9共107頁43濾波器傳輸函數(shù)的分析2023/6/9共107頁44Simulink

搭建的CIC2023/6/9共107頁45Simulink搭建的halfband2023/6/9共107頁46Simulink搭建的halfband2023/6/9共107頁47Simulink的系統(tǒng)仿真2023/6/9共107頁48輸出數(shù)據(jù)FFT分析2023/6/9共107頁49MATLABGUIDE(GraphicalUserInterfaceDevelopmentEnvironment)MATLAB圖形用戶界面開發(fā)環(huán)境2023/6/9共107頁50MATLABGUI2023/6/9共107頁51界面設(shè)計(jì)編輯器外觀2023/6/9共107頁52工具欄2023/6/9共107頁53用戶控件的放置2023/6/9共107頁54用戶控件的屬性編輯2023/6/9共107頁55用戶控件屬性對(duì)話框2023/6/9共107頁56用戶控件回調(diào)函數(shù)的查看2023/6/9共107頁57用戶控件的回調(diào)函數(shù)2023/6/9共107頁58OpeningFcn2023/6/9共107頁59Edittext控件2023/6/9共107頁60用戶控件的回調(diào)函數(shù)22023/6/9共107頁61運(yùn)行GUI2023/6/9共107頁62激活的GUI2023/6/9共107頁63誤差放大器放大倍數(shù)的計(jì)算2023/6/9共107頁64計(jì)算Aemin的回調(diào)函數(shù)2023/6/9共107頁65計(jì)算Aemin的回調(diào)函數(shù)2023/6/9共107頁66電源調(diào)整率2023/6/9共107頁67Searchobject2023/6/9共107頁682023/6/9共107頁69

Back2023/6/9共107頁70信宿模塊以數(shù)值形式顯示輸入信號(hào)懸浮信號(hào)顯示器為子系統(tǒng)或模型提供輸出端口信號(hào)顯示器當(dāng)輸入非零時(shí)停止仿真中斷輸出信號(hào)將仿真數(shù)據(jù)寫入.mat文件將仿真數(shù)據(jù)輸出到matlab工作空間使用matlab圖形顯示器Back2023/6/9共107頁712023/6/9共107頁72

Back2023/6/9共107頁73

Back2023/6/9共107頁742023/6/9共107頁75

Back2023/6/9共107頁76用戶定義函數(shù)模塊求取輸入信號(hào)的數(shù)學(xué)函數(shù)值M函數(shù)（對(duì)輸入進(jìn)行運(yùn)算輸出結(jié)果）S-函數(shù)模塊S-函數(shù)生成器

Back2023/6/9共107頁77固定步長(zhǎng)模式解法器ode5：缺省值，是ode45的固定步長(zhǎng)版本，適用于大多數(shù)連續(xù)或離散系統(tǒng)，不適用于剛性系統(tǒng)。ode4：四階龍格－庫塔法，具有一定的計(jì)算精度。ode3：固定步長(zhǎng)的二/三階龍格－庫塔法。ode2：改進(jìn)的歐拉法。ode1：歐拉法。discrete：是一個(gè)實(shí)現(xiàn)積分的固定步長(zhǎng)解法器，它適合于離散無連續(xù)狀態(tài)的系統(tǒng)。Back2023/6/9共107頁78誤差容忍度Relativetolerance（相對(duì)誤差）：它是指誤差相對(duì)于狀態(tài)的值，是一個(gè)百分比，缺省值為1e-3，表示狀態(tài)的計(jì)算值要精確到0.1%。Absolutetolerance（絕對(duì)誤差）：表示誤差值的門限，或者是說在狀態(tài)值為零的情況下，可以接受的誤差。如果它被設(shè)成了auto，那么simulink為每一個(gè)狀態(tài)設(shè)置初始絕對(duì)誤差為1e-6。Back2023/6/9共107頁79輸出選項(xiàng)Refineoutput：這個(gè)選項(xiàng)是精細(xì)輸出，其在仿真輸出太稀松時(shí)，simulink會(huì)產(chǎn)生額外的精細(xì)輸出?？梢栽O(shè)置仿真時(shí)間步間插入的輸出點(diǎn)數(shù)，產(chǎn)生更光滑的輸出曲線。精細(xì)輸出只能在變步長(zhǎng)模式中才能使用，并且在ode45效果最好。Produceadditionaloutput：它允許用戶直接指定產(chǎn)生輸出的時(shí)間點(diǎn)。用戶可以指定額外的仿真輸出點(diǎn)，它既可以是一個(gè)時(shí)間向量，也可以是表達(dá)式。與精細(xì)因子相比，這個(gè)選項(xiàng)會(huì)改變仿真的步長(zhǎng)。Producespecifiedoutputonly：它的意思是讓simulink只在指定的時(shí)間點(diǎn)上產(chǎn)生輸出。為此解法器要調(diào)整仿真步長(zhǎng)以使之和指定的時(shí)間點(diǎn)重合。這個(gè)選項(xiàng)在比較不同的仿真時(shí)可以確保它們?cè)谙嗤臅r(shí)間輸出。Back三、系統(tǒng)級(jí)建模工具----Verilog-A2023/6/9共107頁80Verilog-A簡(jiǎn)介Verilog是描述數(shù)字行為的常用工具,而SPICE則是描述模擬行為事實(shí)上的標(biāo)準(zhǔn)。Verilog-A是一種高層次的模塊化硬件描述語言，它用模塊的形式來描述模擬系統(tǒng)及其子系統(tǒng)的結(jié)構(gòu)和行為2023/6/9共107頁81Verilog-A語言對(duì)模擬電路的描述一是行為描述：指用一些數(shù)學(xué)表達(dá)式或者傳輸函數(shù)來描述目標(biāo)電路的行為，其描述范圍可以從基本的電阻電容到十分復(fù)雜的濾波器或其他模擬系統(tǒng)。二是結(jié)構(gòu)描述：對(duì)各個(gè)子模塊在系統(tǒng)中的用途以及子模塊與子模塊之間的連接關(guān)系進(jìn)行描述，這可以理解為是對(duì)系統(tǒng)結(jié)構(gòu)框圖的描述。2023/6/9共107頁82提供多層次的行為及結(jié)構(gòu)模型和多種行為模塊描述方法有限指數(shù)產(chǎn)生器limexp（）積分產(chǎn)生器idt（）微分產(chǎn)生器ddt（）延遲產(chǎn)生器delay（）2023/6/9共107頁83良好的行為描述模型具有：良好的擬合度寬的適用性快速的執(zhí)行效率2023/6/9共107頁84Verilog-A的編程

2023/6/9共107頁851、首先定義系統(tǒng)的結(jié)構(gòu)和系統(tǒng)中模塊的行為；2、用網(wǎng)表來定義整個(gè)系統(tǒng)結(jié)構(gòu)；3、用子模塊的互聯(lián)來定義模塊的內(nèi)部連接關(guān)系；基本語法標(biāo)識(shí)符：標(biāo)識(shí)符用來對(duì)一個(gè)模塊進(jìn)行命名。標(biāo)識(shí)符可以是任何的字符串、數(shù)字、$或者下劃線。但是第一個(gè)字母不能是數(shù)字或者$但可以是下劃線。Shiftreg_aBusa_index_bu$32023/6/9共107頁86關(guān)鍵詞：Verilog-A除了可以辨認(rèn)VerilogHDL所定義的關(guān)鍵詞外，還有特定的關(guān)鍵詞。下面列出了Verilog-A中常用的關(guān)鍵詞。注意：關(guān)鍵詞只能用小寫字母來表示。abstoldisciplinefrom…absasinatanh…

ac_stimdelayinitial_step…2023/6/9共107頁87系統(tǒng)任務(wù)和函數(shù)：$用來引進(jìn)一個(gè)系統(tǒng)任務(wù)或系統(tǒng)函數(shù)。比如：$display(“displayamessage”);$finish;2023/6/9共107頁88匯編指令：’用來引進(jìn)系統(tǒng)匯編指令。匯編程序接收到系統(tǒng)的匯編命令時(shí)就開始進(jìn)行匯編工作。除非有新的匯編指令插入，否則一個(gè)匯編命令將在整個(gè)程序運(yùn)行的過程起作用。例如：‘definewordsize82023/6/9共107頁89

數(shù)據(jù)類型：Verilog-AHDL支持整數(shù)、實(shí)數(shù)和參數(shù)等數(shù)據(jù)類型。integera[1:64];//定義了一個(gè)具有64個(gè)整數(shù)的陣列realfloat;//定義了一個(gè)用來存儲(chǔ)數(shù)據(jù)類型為實(shí)數(shù)的變量realgain_factor[1:30]；//定義了一個(gè)具有30個(gè)乘數(shù)的陣列展。2023/6/9共107頁90基本表達(dá)式

2023/6/9共107頁91模擬運(yùn)算符模擬運(yùn)算符用于數(shù)學(xué)表達(dá)式中，返回一個(gè)值。若表達(dá)式是向量，則返回向量值，若表達(dá)式是標(biāo)量，則返回標(biāo)量值。模擬運(yùn)算符的約束：

大部分情況下，模擬運(yùn)算符不能用在條件聲明（if和case）中。但如果條件聲明的變量在仿真過程中不變則可以使用。2023/6/9共107頁92Verilog-A仿真

在Verilog-A中，仿真需要用到analysis()這個(gè)函數(shù)。幾種常用的仿真分析類型2023/6/9共107頁93Verilog-A建模實(shí)例

要?jiǎng)?chuàng)建一個(gè)Verilog-A模擬模塊或系統(tǒng)有兩種方法，一種是直接打開編輯器輸入Verilog-A代碼，一種是使用Cadence中的向?qū)懋a(chǎn)生模塊。下面先介紹用第一種方法來產(chǎn)生一個(gè)反相器的步驟。2023/6/9共107頁94反相器1、在工作目錄下新建一個(gè)庫（Library），F(xiàn)ile-New-CellView…-,在Tool選項(xiàng)中選擇VerilogA-Editor，則可見ViewName中會(huì)自動(dòng)填入veriloga。填上CellName：inv。點(diǎn)擊OK，至此對(duì)工作文件的創(chuàng)建完成。2023/6/9共107頁952023/6/9共107頁