數(shù)字電路邏輯設(shè)計(jì) 第七章半導(dǎo)體存儲(chǔ)器

數(shù)字電路邏輯設(shè)計(jì)第七章半導(dǎo)體存儲(chǔ)器第一頁，共六十六頁，編輯于2023年，星期三微型計(jì)算機(jī)中按物理介質(zhì)不同存儲(chǔ)器的分類如圖所示：

第二頁，共六十六頁，編輯于2023年，星期三第七章半導(dǎo)體存儲(chǔ)器

7.1概述

7.2順序存取存儲(chǔ)器（SAM）

7.3隨機(jī)存取存儲(chǔ)器（RAM）

7.4只讀存儲(chǔ)器（ROM）第三頁，共六十六頁，編輯于2023年，星期三7.1存儲(chǔ)器概述按材料分類

1)磁介質(zhì)類——軟磁盤、硬盤、磁帶、…2)光介質(zhì)類——CD、DVD、MO、…3)半導(dǎo)體介質(zhì)類——SDRAM、EEPROM、FLASHROM、…按功能分類主要分RAM和ROM兩類，不過界限逐漸模糊

RAM:SDRAM,磁盤，

ROM:CD,DVD,FLASHROM,EEPROM存儲(chǔ)器一般概念討論學(xué)習(xí)半導(dǎo)體介質(zhì)類存儲(chǔ)器件的結(jié)構(gòu)功能和使用特點(diǎn)半導(dǎo)體存儲(chǔ)器能存儲(chǔ)大量二值信息，是數(shù)字系統(tǒng)不可缺少的部分.第四頁，共六十六頁，編輯于2023年，星期三存儲(chǔ)器分類：

RAM(RandomAccessMemory)

隨機(jī)存取存儲(chǔ)器ROM(ReadOnlyMemory)

只讀存儲(chǔ)器隨機(jī)存取存儲(chǔ)器：在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮鱎AM信息易失：芯片必須供電才能保持存儲(chǔ)的數(shù)據(jù)SRAM:靜態(tài)RAMDRAM:動(dòng)態(tài)RAM只讀存儲(chǔ)器：通過特定方法寫入數(shù)據(jù)，正常工作時(shí)只能讀出ROM信息非易失：信息一旦寫入，即使斷電也不會(huì)丟失ROM

(工廠掩膜)PROM

(一次編程)7.1存儲(chǔ)器概述EPROM(可擦除可編程)雙極型MOS型種類由制造工藝分第五頁，共六十六頁，編輯于2023年，星期三衡量存儲(chǔ)器的主要性能指標(biāo)：容量：存儲(chǔ)單元總數(shù)（bit）存取時(shí)間：表明存儲(chǔ)器工作的存儲(chǔ)速度其它：材料、功耗、封裝形式等等7.1存儲(chǔ)器概述1Kbit

=1024bit=210bit128Mbit

=134217728bit

=227bit字長：一個(gè)芯片可以同時(shí)存取的比特?cái)?shù)1位、4位、8位、16位、32位等等標(biāo)稱：字?jǐn)?shù)×位數(shù)(字長),如4K×8位=212×8=215單元（bit）讀操作和寫操作時(shí)序圖：存儲(chǔ)器的工作時(shí)序關(guān)系第六頁，共六十六頁，編輯于2023年，星期三……字?jǐn)?shù)（通常以字節(jié)個(gè)數(shù)為單位）字長(位數(shù))（通常以字節(jié)為單位）存儲(chǔ)器存儲(chǔ)容量：存儲(chǔ)單元總數(shù)（bit）存儲(chǔ)單元總數(shù)=字?jǐn)?shù)×位數(shù)(字長)第七頁，共六十六頁，編輯于2023年，星期三不同的存儲(chǔ)器芯片，其存儲(chǔ)容量是不同的。例如某一半導(dǎo)體存儲(chǔ)器芯片，共有4K個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)8位二進(jìn)制信息，則該芯片的存儲(chǔ)容量是4K×8bits或4K字節(jié)，簡稱4KB。

字節(jié)數(shù)（4K個(gè)字節(jié)數(shù)）字節(jié)長B（一個(gè)字節(jié)8bits）存儲(chǔ)器……存儲(chǔ)單元總數(shù)=字?jǐn)?shù)×位數(shù)(字長)=4K×8bits第八頁，共六十六頁，編輯于2023年，星期三7.2

順序存取存儲(chǔ)器（SAM）一、動(dòng)態(tài)CMOS反相器二、動(dòng)態(tài)CMOS移存單元三、動(dòng)態(tài)移存器和順序存取存儲(chǔ)器SequentialAccessMemory第九頁，共六十六頁，編輯于2023年，星期三一、動(dòng)態(tài)CMOS反相器由傳輸門和CMOS反相器組成。電路中T1、T2柵極的寄生電容C是存儲(chǔ)信息的主要“元件”。

２．MOS管柵電容C的暫存作用柵電容C充電迅速，放電緩慢，因此可以暫存輸入信息。若每隔一定時(shí)間對(duì)C補(bǔ)充一次電荷，使信號(hào)得到“再生”，可長期保持C上的1信號(hào)，這一操作過程通常稱為“刷新”。

CP的周期不能太長，一般應(yīng)小于１ms。

１．電路結(jié)構(gòu)圖7-2-1

動(dòng)態(tài)CMOS反相器vI+–TG1CPCRVDDT2T1vOCP?+–第十頁，共六十六頁，編輯于2023年，星期三二、動(dòng)態(tài)CMOS移存單元?jiǎng)討B(tài)CMOS移存單元由兩個(gè)動(dòng)態(tài)CMOS反相器串接而成。當(dāng)CP=1時(shí)，主動(dòng)態(tài)反相器接收信息，從動(dòng)態(tài)反相器保持原存信息；CP=0時(shí)，主動(dòng)態(tài)反相器保持原存信息，從動(dòng)態(tài)反相器隨主動(dòng)態(tài)反相器變化。每經(jīng)過一個(gè)CP，數(shù)據(jù)向右移動(dòng)一位。主從1位ITG1CPC1VDDT2T1OCPTG2CPC2VDDT4T3CP圖7-2-2

動(dòng)態(tài)CMOS移存單元第十一頁，共六十六頁，編輯于2023年，星期三三、動(dòng)態(tài)移存器和順序存取存儲(chǔ)器

１．動(dòng)態(tài)移存器動(dòng)態(tài)移存器可用動(dòng)態(tài)CMOS移存單元串接而成，主要用來組成順序存取存儲(chǔ)器(SAM)。由于需要讀出的數(shù)據(jù)必須在CP的推動(dòng)下，逐位移動(dòng)到輸出端才可讀出，所以存取時(shí)間較長，位數(shù)越多，最大存取時(shí)間越長。0121023···串入串出CPCP1位動(dòng)態(tài)移存單元圖7-2-3

1024位動(dòng)態(tài)移存器示意圖第十二頁，共六十六頁，編輯于2023年，星期三

(1)循環(huán)刷新

片選端為0。只要不斷電，信息可在動(dòng)態(tài)中長期保存。

(2)邊寫邊讀片選端為1，寫/循環(huán)為1，且讀控制端也為1。

(3)只讀不寫，數(shù)據(jù)刷新

片選端為1，寫/循環(huán)為0，讀控制端為1。

２．先入先出(FIFO)型SAM

特點(diǎn)：每次對(duì)外讀(或?qū)?一個(gè)并行的８位數(shù)據(jù)，即一個(gè)字。

SAM中的數(shù)據(jù)字只能按“先入先出”的原則順序讀出。邏輯圖三、動(dòng)態(tài)移存器和順序存取存儲(chǔ)器第十三頁，共六十六頁，編輯于2023年，星期三&≥1&G20G301024位動(dòng)態(tài)移存器CPCP&O0G40I0&≥1&G21G311024位動(dòng)態(tài)移存器CPCP&O1G41I1&≥1&G27G371024位動(dòng)態(tài)移存器CPCP&O7G47I7&寫/循環(huán)片選讀············圖7-2-4

1024×8位FIFO型SAMG1(1)循環(huán)刷新(2)邊寫邊讀(3)只讀不寫，數(shù)據(jù)刷新第十四頁，共六十六頁，編輯于2023年，星期三圖7-2-5

m×4位FILO型SAMI/O控制電路1ENQ0Qm-1?

?

?m位雙向移存器SL/SRCPG2G1I/O0R/WCPENENI/O3EN111Q0Qm-1?

?

?m位雙向移存器SL/SRCP●······

３．先入后出(FILO)型SAM寫操作：移存器執(zhí)行右移操作，由I/O端最先送入的數(shù)據(jù)存于各移存器的最右端。讀操作：移存器執(zhí)行左移操作，存于各移存器最左端的數(shù)據(jù)最先由I/O端讀出。第十五頁，共六十六頁，編輯于2023年，星期三7.3RAM7.3.1RAM的基本結(jié)構(gòu)7.3.2RAM芯片介紹7.3.3RAM容量擴(kuò)展二、

RAM的存儲(chǔ)單元（SRAM、DRAM）一、

RAM的結(jié)構(gòu)框圖一、字長（位數(shù)）的擴(kuò)展二、字?jǐn)?shù)的擴(kuò)展第十六頁，共六十六頁，編輯于2023年，星期三存儲(chǔ)矩陣輸入/輸出控制電路

地址譯碼器數(shù)據(jù)輸入/輸出地址輸入控制信號(hào)輸入(CS、R/W)地址譯碼器：對(duì)外部輸入的地址碼進(jìn)行譯碼，唯一地選擇存儲(chǔ)矩陣中的一個(gè)存儲(chǔ)單元輸入/輸出控制電路：對(duì)選中的存儲(chǔ)單元進(jìn)行讀出或?qū)懭霐?shù)據(jù)的操作存儲(chǔ)矩陣：存儲(chǔ)器中各個(gè)存儲(chǔ)單元的有序排列7.3.1RAM的結(jié)構(gòu)一、RAM的結(jié)構(gòu)框圖第十七頁，共六十六頁，編輯于2023年，星期三7.3.1RAM的結(jié)構(gòu)A0Ai行地址譯碼器…..列地址譯碼器Ai+1An-1……存儲(chǔ)矩陣讀寫控制電路CSR/WI/O地址輸入控制輸入數(shù)據(jù)輸入/輸出三組輸入信號(hào)：地址輸入、控制輸入和數(shù)據(jù)輸入一組輸出信號(hào)：數(shù)據(jù)輸出大容量RAM數(shù)據(jù)輸入／輸出合為雙向端口第十八頁，共六十六頁，編輯于2023年，星期三存儲(chǔ)單元數(shù)量多，將存儲(chǔ)單元排列成矩陣形式（存儲(chǔ)器陣列）,陣列中各單元的選擇稱為地址譯碼A0A1A2A3A4A5A6A7……CS0CS1

CS255地址譯碼器存儲(chǔ)器陣列01255A0A1A2A3CSX0CSX1CSX15行地址譯碼器……列地址譯碼器A4A5A6A7CSY0CSY1CSY150115161731240241255單譯碼:n位地址構(gòu)成條地址線。若n=10，則有1024條地址線行列（雙）譯碼:將地址分成兩部分，分別由行譯碼器和列譯碼器共同譯碼,其輸出為存儲(chǔ)矩陣的行列選擇線，由它們共同確定欲選擇的地址單元。地址譯碼第十九頁，共六十六頁，編輯于2023年，星期三1．地址譯碼器:將寄存器地址對(duì)應(yīng)的二進(jìn)制數(shù)譯成有效的行選信號(hào)和列選信號(hào)，從而選中該存儲(chǔ)單元。

例如，輸入地址碼A9A8A7A6A5A4A3A2A1A0=0000000001，則行選線

X1＝1、列選線Y0＝1，選中第X1行第Y0列的那個(gè)存儲(chǔ)單元。采用雙譯碼結(jié)構(gòu):共有10條地址線。行地址譯碼器：5輸入32輸出，輸入為A0、A1、…、A4，輸出為X0、X1、…、X31；

列地址譯碼器：5輸入32輸出，輸入為A5、A6、…、A9，輸出為Y0、Y1、…、Y31。

1條行選擇線用來選1個(gè)字或者1個(gè)字節(jié)，而1條列選擇線用來選1個(gè)數(shù)位。應(yīng)此，行選擇線也叫字線，列選擇線也叫位線。

第二十頁，共六十六頁，編輯于2023年，星期三

2.存儲(chǔ)矩陣圖中，1024個(gè)字排列成32×32的矩陣。為了存取方便，給它們編上號(hào)。32行編號(hào)為X0、X1、…、X31，32列編號(hào)為Y0、Y1、…、Y31。這樣每一個(gè)存儲(chǔ)單元都有了一個(gè)固定的編號(hào)，稱為地址。

第二十一頁，共六十六頁，編輯于2023年，星期三8根列地址選擇線32根行地址選擇線1024個(gè)存儲(chǔ)單元，排成32×32的矩陣7.3.1RAM的結(jié)構(gòu)圖中的每個(gè)地址譯碼選通時(shí)有四個(gè)存儲(chǔ)單元同時(shí)輸入／輸出；存儲(chǔ)器容量為256字×4位＝1024bit存儲(chǔ)器存儲(chǔ)矩陣結(jié)構(gòu)第二十二頁，共六十六頁，編輯于2023年，星期三

3.片選及輸入/輸出控制電路當(dāng)選片信號(hào)CS＝1時(shí)，G5、G4輸出為0，三態(tài)門G1、G2、G3均處于高阻狀態(tài)，I/O端與存儲(chǔ)器內(nèi)部完全隔離，存儲(chǔ)器禁止讀/寫操作，即不工作。當(dāng)CS＝0時(shí)，芯片被選通：當(dāng)R/W＝1時(shí)，G5輸出高電平，G3被打開，被選中的單元所存儲(chǔ)的數(shù)據(jù)出現(xiàn)在I/O端，存儲(chǔ)器執(zhí)行讀操作；當(dāng)R/W

＝0時(shí)，G4輸出高電平，G1、G2被打開，此時(shí)加在I/O端的數(shù)據(jù)以互補(bǔ)的形式出現(xiàn)在內(nèi)部數(shù)據(jù)線上，存儲(chǔ)器執(zhí)行寫操作。第二十三頁，共六十六頁，編輯于2023年，星期三從RAM的結(jié)構(gòu)再看RAM指標(biāo)的意義：容量：指存儲(chǔ)矩陣的大小，即陣列中所有存儲(chǔ)單元的總數(shù)字?jǐn)?shù)2n

：指地址單元的總數(shù)為2n，n為RAM外部地址線的根數(shù)字長：指每個(gè)地址單元中的數(shù)據(jù)位數(shù)；也即是每次尋址后從存儲(chǔ)器中讀出（或?qū)懭耄┑臄?shù)據(jù)位數(shù)7.3.1RAM的結(jié)構(gòu)存儲(chǔ)容量＝字?jǐn)?shù)（2n）×字長（數(shù)據(jù)位數(shù)）第二十四頁，共六十六頁，編輯于2023年，星期三

1、靜態(tài)MOSRAM（SRAM）基本RS觸發(fā)器本單元控制門列存儲(chǔ)單元公用的控制門7.3.1RAM的結(jié)構(gòu)二、RAM存儲(chǔ)單元第二十五頁，共六十六頁，編輯于2023年，星期三二.RAM存儲(chǔ)單元Xi=1，T5、T6導(dǎo)通，觸發(fā)器與位線接通Xi=0，T5、T6截止，觸發(fā)器與位線隔離Yj=1，T7、T8均導(dǎo)通，觸發(fā)器的輸出才與數(shù)據(jù)線接通，該單元才能通過數(shù)據(jù)線傳送數(shù)據(jù)來自行地址譯碼器的輸出來自列地址譯碼器的輸出7.3.1RAM的結(jié)構(gòu)1、靜態(tài)MOSRAM（SRAM）第二十六頁，共六十六頁，編輯于2023年，星期三

2、動(dòng)態(tài)MOSRAM（DRAM）二、RAM存儲(chǔ)單元DRAM存儲(chǔ)數(shù)據(jù)原理：基于MOS管柵極電容的電荷存儲(chǔ)效應(yīng)DRAM三個(gè)工作過程：寫入數(shù)據(jù)讀出數(shù)據(jù)刷新數(shù)據(jù)存儲(chǔ)數(shù)據(jù)的電容存儲(chǔ)單元寫入數(shù)據(jù)的控制門讀出數(shù)據(jù)的控制門寫入刷新控制電路來自行地址譯碼器的輸出來自列地址譯碼器的輸出7.3.1RAM的結(jié)構(gòu)第二十七頁，共六十六頁，編輯于2023年，星期三寫入數(shù)據(jù):若DI＝0，電容充電；若DI＝1，電容放電。

當(dāng)Xi＝Y(jié)j＝0時(shí)，寫入的數(shù)據(jù)由C保存。R/W=0,G1開通，G2被封鎖，輸入數(shù)據(jù)DI經(jīng)G3反相，被存入電容C中。&&DRAM工作描述7.3.1RAM的結(jié)構(gòu)第二十八頁，共六十六頁，編輯于2023年，星期三

讀位線信號(hào)分兩路，一路經(jīng)T5

由DO

輸出；另一路經(jīng)G2、G3、T1對(duì)存儲(chǔ)單元刷新。R/W=1,G2開通，G1被封鎖，讀出數(shù)據(jù):若C上充有電荷且使T2導(dǎo)通，則讀位線獲得低電平，輸出數(shù)據(jù)0；反之，T2截止，輸出數(shù)據(jù)1。&&DRAM工作描述7.3.1RAM的結(jié)構(gòu)第二十九頁，共六十六頁，編輯于2023年，星期三若讀位線為低電平，經(jīng)過G3反相后為高電平，對(duì)電容C充電；刷新數(shù)據(jù):&&若讀位線為高電平，經(jīng)過G3反相后為低電平，電容C放電；當(dāng)R/W=1,且Xi=1時(shí)，C上的數(shù)據(jù)經(jīng)T2

、T3到達(dá)“讀”位線，然后經(jīng)寫入刷新控制電路對(duì)存儲(chǔ)單元刷新此時(shí),Xi有效的整個(gè)一行存儲(chǔ)單元被刷新。由于列選擇線Yj無效，因此數(shù)據(jù)不被讀出DRAM工作描述7.3.1RAM的結(jié)構(gòu)第三十頁，共六十六頁，編輯于2023年，星期三利用觸發(fā)器保存數(shù)據(jù)寫入時(shí)在D和/D上加上反相信號(hào)，引起觸發(fā)器的翻轉(zhuǎn)即可數(shù)據(jù)讀出非破壞性，一次寫入，可以反復(fù)讀出存儲(chǔ)單元占用管元多，每比特面積大、功耗高動(dòng)態(tài)存儲(chǔ)單元利用柵級(jí)電容上的存儲(chǔ)電荷保存數(shù)據(jù)寫入過程是給電容充電或放電的過程破壞性讀出存儲(chǔ)單元管元少、面積小、功耗低、利于海量存儲(chǔ)需要刷新時(shí)序控制存儲(chǔ)單元特點(diǎn)比較：靜態(tài)存儲(chǔ)單元7.3.1RAM的結(jié)構(gòu)第三十一頁，共六十六頁，編輯于2023年，星期三SRAM芯片M6264：地址線13根（A12~A0），數(shù)據(jù)線8根（DQ7~DQ0）容量為：8192字×8位（常稱為8K×8）MCM6264功能框圖7.3.2RAM產(chǎn)品介紹第三十二頁，共六十六頁，編輯于2023年，星期三M6264內(nèi)部結(jié)構(gòu)和外引腳7.3.2RAM產(chǎn)品介紹第三十三頁，共六十六頁，編輯于2023年，星期三123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM2114SRAM芯片：2114地址線10根，數(shù)據(jù)線4根容量為：1024字×4位（1K×4）7.3.2RAM產(chǎn)品介紹第三十四頁，共六十六頁，編輯于2023年，星期三7.3.3RAM的容量擴(kuò)展1．位擴(kuò)展:

位數(shù)擴(kuò)展利用芯片的并聯(lián)方式實(shí)現(xiàn)用8片1024（1K）×1位RAM構(gòu)成的1024×8位RAM系統(tǒng)。第三十五頁，共六十六頁，編輯于2023年，星期三2．字?jǐn)U展例：用8片1K×8位RAM構(gòu)成的8K×8位RAM。第三十六頁，共六十六頁，編輯于2023年，星期三只讀存儲(chǔ)器ROM一旦有了信息，就不能輕易改變，也不會(huì)在掉電時(shí)丟失，它們?cè)谟?jì)算機(jī)系統(tǒng)中是只供讀出的存儲(chǔ)器。ROM器件有兩個(gè)顯著的優(yōu)點(diǎn)：

1．結(jié)構(gòu)簡單，所以位密度比可讀/寫存儲(chǔ)器高。

2．具有非易失性，所以可靠性高。

ROM器件只能用在不需要經(jīng)常對(duì)信息進(jìn)行修改和寫入的地方。計(jì)算機(jī)系統(tǒng)中，ROM模塊中常常用來存放系統(tǒng)啟動(dòng)程序和參數(shù)表，也用來存放常駐內(nèi)存的監(jiān)控程序或者操作系統(tǒng)的常駐內(nèi)存部分，甚至還可以用來存放字庫或者某些語言的編譯程序及解釋程序。

7.4只讀存儲(chǔ)器(ROM)

第三十七頁，共六十六頁，編輯于2023年，星期三（2）一次性可編程ROM（PROM）。出廠時(shí)，存儲(chǔ)內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要編程，但只能編程一次。7.4只讀存儲(chǔ)器(ROM)

一．ROM的分類按照數(shù)據(jù)寫入方式特點(diǎn)不同，ROM可分為以下幾種：（1）固定ROM。廠家把數(shù)據(jù)寫入存儲(chǔ)器中，用戶無法進(jìn)行任何修改。（3）光可擦除可編程ROM（EPROM）。其內(nèi)容可通過紫外線照射而被擦除，可多次編程。適合于系統(tǒng)開發(fā)時(shí)使用。（5）快閃存儲(chǔ)器（FlashMemory）。也是采用浮柵型MOS管，存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只芯片可以擦除/寫入100萬次以上。（4）電可擦除可編程ROM（E2PROM）。也是采用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存儲(chǔ)單元的是隧道MOS管，是用電擦除，并且擦除的速度要快的多（一般為毫秒數(shù)量級(jí)）。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時(shí)改寫（可重復(fù)擦寫1萬次以上）。第三十八頁，共六十六頁，編輯于2023年，星期三二．ROM的結(jié)構(gòu)及工作原理1. ROM的內(nèi)部結(jié)構(gòu)由地址譯碼器、存儲(chǔ)矩陣和輸出電路組成。1條行選擇線用來選1個(gè)字或者1個(gè)字節(jié)，而1條列選擇線用來選1個(gè)數(shù)位。應(yīng)此，行選擇線也叫字線，列選擇線也叫位線。

第三十九頁，共六十六頁，編輯于2023年，星期三2.ROM的基本工作原理：由地址譯碼器和或門存儲(chǔ)矩陣組成。例：存儲(chǔ)容量為4×4的ROM0101101001111110D3D2D1D0存儲(chǔ)內(nèi)容00011011A1A0地址ROM真值表第四十頁，共六十六頁，編輯于2023年，星期三3、二極管固定ROM舉例（1）電路組成：由二極管與門和或門構(gòu)成。與門陣列組成譯碼器，或門陣列構(gòu)成存儲(chǔ)陣列。該存儲(chǔ)矩陣由16個(gè)存儲(chǔ)單元組成,每個(gè)十字交叉點(diǎn)代表一個(gè)存儲(chǔ)單元,交叉處有二極管的單元,代表存儲(chǔ)數(shù)據(jù)1;無二極管的單元,代表存儲(chǔ)數(shù)據(jù)0.其存儲(chǔ)容量是4×4位。第四十一頁，共六十六頁，編輯于2023年，星期三（2）輸出信號(hào)表達(dá)式與門陣列輸出表達(dá)式：或門陣列輸出表達(dá)式：第四十二頁，共六十六頁，編輯于2023年，星期三（3）ROM存儲(chǔ)內(nèi)容的真值表與門陣列輸出表達(dá)式：或門陣列輸出表達(dá)式：地址存儲(chǔ)內(nèi)容A1A0D3D2D1D0000110110101101001111110分析表明：在該ROM中固定存儲(chǔ)了字長為4位的4個(gè)字，需要時(shí)可按地址提取。這個(gè)存儲(chǔ)矩陣實(shí)際上就是由4個(gè)或門組成的二極管編碼器，所以ROM存儲(chǔ)矩陣是組合電路，RAM存儲(chǔ)矩陣是時(shí)序電路第四十三頁，共六十六頁，編輯于2023年，星期三編程前的PROM存儲(chǔ)矩陣字線位線二極管PROM的結(jié)構(gòu)示意圖7.4只讀存儲(chǔ)器（ROM）4.PROM的存儲(chǔ)單元第四十四頁，共六十六頁，編輯于2023年，星期三編程后的PROM地址A1A0D3D2D1D0內(nèi)容0001011110001101101101017.4只讀存儲(chǔ)器（ROM）第四十五頁，共六十六頁，編輯于2023年，星期三【解】

（1）寫出各函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：按A、B、C、D順序排列變量，將Y1、Y2、Y4擴(kuò)展成為四變量邏輯函數(shù)。1、實(shí)現(xiàn)任意組合邏輯函數(shù)【例1】試用ROM實(shí)現(xiàn)下列函數(shù)：三．ROM的應(yīng)用：第四十六頁，共六十六頁，編輯于2023年，星期三（2）選用16×4位ROM，畫存儲(chǔ)矩陣連線圖：（陣列圖）第四十七頁，共六十六頁，編輯于2023年，星期三用ROM實(shí)現(xiàn)邏輯函數(shù)一般步驟：

①根據(jù)邏輯函數(shù)的輸入、輸出變量數(shù)目，確定ROM的容量，選擇合適的ROM。②寫出邏輯函數(shù)的最小項(xiàng)表達(dá)式，畫出ROM的陣列圖。③根據(jù)陣列圖對(duì)ROM進(jìn)行編程。第四十八頁，共六十六頁，編輯于2023年，星期三1.特點(diǎn)：與陣列固定、或陣列可編程2.應(yīng)用：

存儲(chǔ)器實(shí)現(xiàn)任意組合邏輯函數(shù)與陣列固定最小項(xiàng)或陣列可編程的器件最小項(xiàng)的和項(xiàng)最小項(xiàng)表達(dá)式2、可編程只讀存儲(chǔ)器PROM第四十九頁，共六十六頁，編輯于2023年，星期三例：下圖是一個(gè)8（字線）×4（數(shù)據(jù)）的存儲(chǔ)器數(shù)據(jù)陣列圖。3-8線譯碼器8×4存儲(chǔ)單元矩陣輸出緩沖器地址碼輸入端數(shù)據(jù)輸出端字線由地址譯碼器選中不同的字線，被選中字線上的四位數(shù)據(jù)通過輸出緩沖器輸出。如當(dāng)?shù)刂反aA2A1A0＝000時(shí)，字線P0＝1，將字線P0上的存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)0000輸出，即D0～D3＝0000。00010000存儲(chǔ)容量：字?jǐn)?shù)×位數(shù)

2n×m第五十頁，共六十六頁，編輯于2023年，星期三存儲(chǔ)器與PROM陣列對(duì)應(yīng)關(guān)系輸入地址信號(hào)為電路的輸入邏輯變量。地址譯碼器產(chǎn)生2n個(gè)字線為固定與陣列產(chǎn)生2n個(gè)乘積項(xiàng)。存儲(chǔ)矩陣為或陣列把乘積項(xiàng)組合成m個(gè)邏輯函數(shù)輸出。2、用可編程只讀存儲(chǔ)器PROM實(shí)現(xiàn)邏輯函數(shù)第五十一頁，共六十六頁，編輯于2023年，星期三例2：試用適當(dāng)容量的PROM實(shí)現(xiàn)兩個(gè)兩位二進(jìn)制數(shù)比較的比較器。（1）設(shè)兩個(gè)兩位二進(jìn)制數(shù)分別為A1A0和B1B0，當(dāng)A1A0大于B1B0時(shí)，F(xiàn)1＝1

當(dāng)A1A0等于B1B0時(shí)，F(xiàn)2＝1

當(dāng)A1A0小于B1B0時(shí)，F(xiàn)3＝1由此列出了兩位二進(jìn)制數(shù)比較結(jié)果的輸入輸出對(duì)照表。2、用可編程只讀存儲(chǔ)器PROM實(shí)現(xiàn)邏輯函數(shù)第五十二頁，共六十六頁，編輯于2023年，星期三根據(jù)表可寫出輸出邏輯函數(shù)的最小項(xiàng)表達(dá)式為：

F1＝m（4,8,9,12,13,14）

F2＝m（0,5,10,15）

F3＝m（1,2,3,6,7,11）第五十三頁，共六十六頁，編輯于2023年，星期三（2）把A1A0和B1B0作為PROM的輸入信號(hào)，F(xiàn)1、F2和F3為或陣列的輸出。4個(gè)地址進(jìn)行全譯碼，產(chǎn)生16個(gè)乘積項(xiàng)。0...163個(gè)輸出產(chǎn)生3個(gè)乘積項(xiàng)之和函數(shù)。（3）選用PROM的容量16×3位可滿足要求。一般PROM輸入地址線較多，容量也較大，又因?yàn)镻ROM的與陣列固定，必須進(jìn)行全譯碼，產(chǎn)生全部的最小項(xiàng)。實(shí)際上，大多數(shù)組合邏輯函數(shù)的最小項(xiàng)不超過40個(gè)，使得PROM芯片的面積利用率不高，功耗增加。第五十四頁，共六十六頁，編輯于2023年，星期三四.ROM的編程及分類

ROM的編程是指將信息存入ROM的過程。根據(jù)編程和擦除的方法不同，ROM可分為掩模ROM、可編程ROM(PROM)和可擦除的可編程ROM(EPROM)三種類型。1)掩模ROM

掩模ROM中存放的信息是由生產(chǎn)廠家采用掩模工藝專門為用戶制作的，這種ROM出廠時(shí)其內(nèi)部存儲(chǔ)的信息就已經(jīng)“固化”在里邊了，所以也稱固定ROM。它在使用時(shí)只能讀出，不能寫入，因此通常只用來存放固定數(shù)據(jù)、固定程序和函數(shù)表等。第五十五頁，共六十六頁，編輯于2023年，星期三

2)可編程ROM(PROM)PROM在出廠時(shí)，存儲(chǔ)的內(nèi)容為全0(或全1)，用戶根據(jù)需要，可將某些單元改寫為1(或0)。這種ROM采用熔絲或PN結(jié)擊穿的方法編程，由于熔絲燒斷或PN結(jié)擊穿后不能再恢復(fù)，因此PROM只能改寫一次。熔絲型PROM的存儲(chǔ)矩陣中，每個(gè)存儲(chǔ)單元都接有一個(gè)存儲(chǔ)管，但每個(gè)存儲(chǔ)管的一個(gè)電極都通過一根易熔的金屬絲接到相應(yīng)的位線上，如圖7-6所示。用戶對(duì)PROM編程是逐字逐位進(jìn)行的。首先通過字線和位線選擇需要編程的存儲(chǔ)單元，然后通過規(guī)定寬度和幅度的脈沖電流，將該存儲(chǔ)管的熔絲熔斷，這樣就將該單元的內(nèi)容改寫了。第五十六頁，共六十六頁，編輯于2023年，星期三圖7-6熔絲型PROM的存儲(chǔ)單元第五十七頁，共六十六頁，編輯于2023年，星期三采用PN結(jié)擊穿法PROM的存儲(chǔ)單元原理圖如圖7-7(a)所示，字線與位線相交處由兩個(gè)肖特基二極管反向串聯(lián)而成。正常工作時(shí)二極管不導(dǎo)通，字線和位線斷開，相當(dāng)于存儲(chǔ)了“0”。若將該單元改寫為“1”，可使用恒流源產(chǎn)生約100~150mA電流使V2擊穿短路，存儲(chǔ)單元只剩下一個(gè)正向連接的二極管V1(見圖(b))，相當(dāng)于該單元存儲(chǔ)了“1”；未擊穿V2的單元仍存儲(chǔ)“0”。第五十八頁，共六十六頁，編輯于2023年，星期三圖7-7PN結(jié)擊穿法PROM的存儲(chǔ)單元第五十九頁，共六十六頁，編輯于2023年，星期三

3)可擦除的可編程ROM(EPROM)

這類ROM利用特殊結(jié)構(gòu)的浮柵MOS管進(jìn)行編程，ROM中存儲(chǔ)的數(shù)據(jù)可以進(jìn)行多次擦除和改寫。最早出現(xiàn)的是用紫外線照射擦除的EPROM(Ultra-VioletErasableProgrammableRead-OnlyMemory,簡稱UVEPROM)。不久又出現(xiàn)了用電信號(hào)可擦除的可編程ROM(ElectricallyErasableProgrammableRead-OnlyMemory,簡稱E2PROM)。后來又研制成功的快閃存儲(chǔ)器(FlashMemory)也是一種用電信號(hào)擦除的可編程ROM。第六十頁，共六十六頁，編輯于2023年，星期三7.4只讀存儲(chǔ)器（ROM）浮柵是與四周絕緣的一塊導(dǎo)體控制柵上加正電壓，P型襯底上部感生出電子，可產(chǎn)生N型反型層使NMOS管導(dǎo)通如果浮柵帶負(fù)電，則在襯底上部感生出正電荷，阻礙控制柵開啟MOS管。開啟需要更高的電壓。加相同柵電壓時(shí)，浮柵帶電與否，表現(xiàn)為MOS管的通和斷疊柵（