第組合邏輯電路演示文稿

第組合邏輯電路演示文稿當前第1頁\共有92頁\編于星期六\18點優(yōu)選第組合邏輯電路當前第2頁\共有92頁\編于星期六\18點內(nèi)容提要1.組合邏輯電路的分析與設(shè)計2.常用的組合邏輯電路加法器與數(shù)值比較器編碼器譯碼器數(shù)據(jù)選擇器與數(shù)據(jù)分配器3.組合邏輯電路的競爭-冒險現(xiàn)象當前第3頁\共有92頁\編于星期六\18點5.4組合邏輯電路的分析與設(shè)計5.4.1組合邏輯電路的特點電路任一時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)，而與該時刻前的電路輸入狀態(tài)無關(guān)。

組合電路就是由門電路組合而成，電路中沒有記憶單元，門電路是組合邏輯電路中的基本元件。每一個輸出變量是全部或部分輸入變量的函數(shù)：Y1=f1（A1、A2、…、An）Y2=f2（A1、A2、…、An）

……Ym=fm（A1、A2、…、An）

組合邏輯電路A1Y1A2AnY2Ym......組合邏輯電路框圖當前第4頁\共有92頁\編于星期六\18點5.4.2組合邏輯電路分析主要任務(wù)：確定給出的邏輯圖實現(xiàn)的邏輯功能。寫出電路的輸出邏輯表達式，并用真值表直觀地表示電路的邏輯功能。分析的一般過程：（1）用邏輯變量標記各級門的輸出；（2）逐級寫出輸出邏輯表達式；（3）化簡表達式為最簡形式（4）列出真值表，并說明電路的邏輯功能。當前第5頁\共有92頁\編于星期六\18點案例之一邏輯圖邏輯表達式

1

1最簡與或表達式化簡

2

2從輸入到輸出逐級寫出當前第6頁\共有92頁\編于星期六\18點最簡與或表達式

3真值表

3

4電路的邏輯功能當輸入A、B、C中有2個或3個為1時，輸出F為1，否則輸出F為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。

4當前第7頁\共有92頁\編于星期六\18點邏輯圖邏輯表達式最簡與或表達式案例之二當前第8頁\共有92頁\編于星期六\18點真值表用與非門實現(xiàn)電路的輸出F只與輸入A、B有關(guān)，而與輸入C無關(guān)。F和A、B的邏輯關(guān)系為：A、B中只要一個為0，F(xiàn)=1；A、B全為1時，F(xiàn)=0。所以F和A、B的邏輯關(guān)系為與非運算的關(guān)系。電路的邏輯功能當前第9頁\共有92頁\編于星期六\18點邏輯圖邏輯表達式最簡與或表達式案例之三當前第10頁\共有92頁\編于星期六\18點真值表電路的邏輯功能由真值表可知，當3個輸入變量A、B、C取值一致時，輸出F=1，否則輸出F=0

。所以這個電路可以判斷3個輸入變量的取值是否一致，故稱為判一致電路。當前第11頁\共有92頁\編于星期六\18點邏輯圖邏輯表達式最簡與或表達式練一練當前第12頁\共有92頁\編于星期六\18點真值表電路的邏輯功能由真值表可知，當3個輸入變量A、B、C表示的二進制數(shù)小于或等于2時，F(xiàn)1=1；當這個二進制數(shù)在4和6之間時，F(xiàn)2=1；而當這個二進制數(shù)等于3或等于7時F1和F2都為1。因此，這個邏輯電路可以用來判別輸入的3位二進制數(shù)數(shù)值的范圍。當前第13頁\共有92頁\編于星期六\18點組合邏輯電路分析步驟小結(jié)

組合邏輯電路的分析組合邏輯電路邏輯表達式最簡表達式真值表邏輯功能給定邏輯電路確定邏輯功能實踐應(yīng)用總結(jié)當前第14頁\共有92頁\編于星期六\18點思考：反其道而行之……當前第15頁\共有92頁\編于星期六\18點組合邏輯電路的設(shè)計根據(jù)給定的邏輯問題，設(shè)計出能實現(xiàn)其邏輯功能的邏輯電路。用小規(guī)模集成電路設(shè)計組合邏輯電路，最后的要求是畫出實現(xiàn)邏輯功能的邏輯圖，盡量做到使用的芯片最少，連線最少。實際邏輯問題邏輯真值表邏輯表達式化簡并根據(jù)提供的器件變換表達式邏輯電路圖組合邏輯電路設(shè)計步驟

當前第16頁\共有92頁\編于星期六\18點組合邏輯電路一般設(shè)計步驟：（1）分析設(shè)計任務(wù)，確定輸入變量，輸出變量，找到輸出與輸入之間的因果關(guān)系；（2）列真值表：將輸出和輸入之間的關(guān)系列成真值表。（3）由真值表寫出邏輯表達式；（4）求最簡邏輯表達式：用代數(shù)法或卡諾圖法化簡邏輯函數(shù)，求出最簡邏輯函數(shù)表達式；（5）畫邏輯圖：根據(jù)最簡邏輯函數(shù)表達式，畫出邏輯圖。當前第17頁\共有92頁\編于星期六\18點案例之一交通燈故障監(jiān)測邏輯電路的設(shè)計。紅燈R黃燈Y綠燈G單獨亮正常黃、綠同時亮正常其它情況不正常設(shè)：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。RYGZ000100100100011010001011110111111、列真值表當前第18頁\共有92頁\編于星期六\18點案例之一（續(xù)）2、卡諾圖化簡RGRY3、寫最簡邏輯式Z=RYG+RG+RY當前第19頁\共有92頁\編于星期六\18點案例之一（續(xù)）4、畫邏輯電路根據(jù)表達式&111&&RGYZ>1（更上一層樓）思考：若要求用與非門構(gòu)成邏輯電路，如何設(shè)計呢？當前第20頁\共有92頁\編于星期六\18點案例之一（續(xù)）RGY&111&&&Z當前第21頁\共有92頁\編于星期六\18點案例之二設(shè)計一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。當前第22頁\共有92頁\編于星期六\18點案例之二（續(xù)）解：

設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為F。并設(shè)開關(guān)A、B擲向上方時為1，擲向下方時為0；燈亮時F為1，燈滅時F為0。根據(jù)邏輯要求列出真值表。當前第23頁\共有92頁\編于星期六\18點案例之二（續(xù)）用與非門實現(xiàn)用同或門實現(xiàn)當前第24頁\共有92頁\編于星期六\18點條件：旅客列車按發(fā)車的優(yōu)先級別依次分為特快、直快和普客3種，若有多列列車同時發(fā)出發(fā)車的請求，則只允許其中優(yōu)先級別最高的列車發(fā)車。設(shè)計：一個優(yōu)先發(fā)車的排隊邏輯電路。解：設(shè)輸入變量為A、B、C，分別代表特快、直快和普客3種列車，有發(fā)車請求時其值為1，無發(fā)車請求時其值為0。輸出發(fā)車信號分別用紅F1、黃F2、綠F3表示，F(xiàn)1=1表示允許特快列車發(fā)車，F(xiàn)2=1表示允許直快列車發(fā)車，F(xiàn)3=1表示允許普客列車發(fā)車。根據(jù)3種列車發(fā)車的優(yōu)先級別，可列出該優(yōu)先發(fā)車的排隊邏輯電路的真值表。案例之三當前第25頁\共有92頁\編于星期六\18點特快直快普客ABC紅黃綠F1F2F3000001010011100101110111000001010010100100100100案例之三（續(xù)）ACB1111&&F3F2F1當前第26頁\共有92頁\編于星期六\18點練習試為某水壩設(shè)計一個水位報警控制器,設(shè)水位高度用四位二進制數(shù)提供。當水位上升到8米時，白指示燈開始亮；當水位上升到10米時，黃指示燈開始亮；當水位上升到12米時，紅指示燈開始亮；水位不可能上升到14米，且同一時刻只有一個指示燈亮。試用或非門設(shè)計此報警器的控制電路。當前第27頁\共有92頁\編于星期六\18點1、半加器5.5.1加法器能對兩個1位二進制數(shù)進行相加而求得和及進位的邏輯電路稱為半加器。加數(shù)本位的和向高位的進位5.5常用的組合邏輯電路當前第28頁\共有92頁\編于星期六\18點2、全加器能對兩個1位二進制數(shù)進行相加并考慮低位來的進位，即相當于3個1位二進制數(shù)相加，求得和及進位的邏輯電路稱為全加器。Ai、Bi：加數(shù)，Ci-1：低位來的進位，Si：本位的和，Ci：向高位的進位。當前第29頁\共有92頁\編于星期六\18點全加器的邏輯圖和邏輯符號當前第30頁\共有92頁\編于星期六\18點舉例：設(shè)計一個一位全減器①列真值表。全減器有三個輸入變量：被減數(shù)An、減數(shù)Bn、低位向本位的借位Cn；有兩個輸出變量：本位差Dn、本位向高位的借位Cn+1，其框圖如圖所示。AnBnCnCn+1

Dn0000010100111001011101110011111001000011全減器真值表

（選用非門、異或門、與或非門三種器件）當前第31頁\共有92頁\編于星期六\18點DnCn+1（選用非門、異或門、與或非門三種器件）當前第32頁\共有92頁\編于星期六\18點思考：當用異或門實現(xiàn)電路時，應(yīng)當如何實現(xiàn)？當前第33頁\共有92頁\編于星期六\18點當用異或門實現(xiàn)電路時，寫出相應(yīng)的函數(shù)式為其中為Dn和Cn+1的公共項。當前第34頁\共有92頁\編于星期六\18點當前第35頁\共有92頁\編于星期六\18點3.多位加法器構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進位輸出連接到相鄰的高位全加器的進位輸入。低位全加器產(chǎn)生進位之后，相鄰高一位的全加器才能相加。如圖所示，用4個全加器接成4位加法器。這種結(jié)構(gòu)開式的加法器稱作串行進位加法器（行波進位加法器）串行進位加法器特點：進位信號是由低位向高位逐級傳遞的，速度不高。當前第36頁\共有92頁\編于星期六\18點為了提高運算速度，在邏輯設(shè)計上采用超前進位的方法，即每一位的進位根據(jù)各位的輸入同時預(yù)先形成，而不需要等到低位的進位送來后才形成，這種結(jié)構(gòu)的多位數(shù)加法器稱為超前進位加法器。四位二進制加法器T1283（超前進位加法器）當前第37頁\共有92頁\編于星期六\18點例試采用四位全加器完成8421BCD碼到余3代碼的轉(zhuǎn)換。解由于8421BCD碼加0011即為余3代碼，所以其轉(zhuǎn)換電路就是一個加法電路，如圖所示。用全加器構(gòu)成8421BCD碼到余3代碼的轉(zhuǎn)換電路當前第38頁\共有92頁\編于星期六\18點5.5.2編碼器編碼——將特定的邏輯信號編為一組二進制代碼。

能夠?qū)崿F(xiàn)編碼功能的邏輯部件稱為編碼器。一般而言，M個不同的信號，至少需要n位二進制數(shù)編碼。

M和n之間滿足下列關(guān)系:2n≥M

當前第39頁\共有92頁\編于星期六\18點1二進制編碼器3位二進制編碼器有8個輸入端，3個輸出端，所以常稱為8線—3線編碼器，其功能真值表見下表：（輸入為高電平有效）0000010100111001011101111000000001000000001000000001000000001000000001000000001000000001

I1

I2

I3

I4

I5

I6

I7

I0

F2F1F0真值表當前第40頁\共有92頁\編于星期六\18點邏輯表達式邏輯圖當前第41頁\共有92頁\編于星期六\18點當前第42頁\共有92頁\編于星期六\18點2二－十進制編碼器將十進制數(shù)0、1、2、3、4、5、6、7、8、9等10個信號編成二進制代碼的電路叫做二—十進制編碼器。它的輸入是代表0-9這10個數(shù)符的狀態(tài)信號，有效信號為1(即某信號為1時，則表示要對它進行編碼)，輸出是相應(yīng)的BCD碼，因此也稱10線—4線編碼器。它和二進制編碼器特點一樣，任何時刻只允許輸入一個有效信號。

24≥10當前第43頁\共有92頁\編于星期六\18點輸入10個互斥的數(shù)碼輸出4位二進制代碼真值表當前第44頁\共有92頁\編于星期六\18點邏輯表達式邏輯圖當前第45頁\共有92頁\編于星期六\18點當前第46頁\共有92頁\編于星期六\18點3優(yōu)先編碼器74LS148邏輯符號優(yōu)先編碼器允許同時輸入兩個以上的編碼信號，編碼器對所有的輸入信號規(guī)定了優(yōu)先順序，當多個輸入信號同時出現(xiàn)時，只對其中優(yōu)先級最高的一個進行編碼。當前第47頁\共有92頁\編于星期六\18點在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真值表當前第48頁\共有92頁\編于星期六\18點邏輯表達式當前第49頁\共有92頁\編于星期六\18點邏輯圖8線-3線優(yōu)先編碼器如果要求輸出、輸入均為反變量，則只要在圖中的每一個輸出端和輸入端都加上反相器就可以了。當前第50頁\共有92頁\編于星期六\18點當前第51頁\共有92頁\編于星期六\18點1二進制譯碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。設(shè)二進制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。5.5.3譯碼器當前第52頁\共有92頁\編于星期六\18點3位二進制譯碼器真值表輸入：3位二進制代碼輸出：8個互斥的信號當前第53頁\共有92頁\編于星期六\18點邏輯表達式邏輯圖電路特點：與門組成的陣列當前第54頁\共有92頁\編于星期六\18點集成二進制譯碼器74LS138當前第55頁\共有92頁\編于星期六\18點輸入：自然二進制碼輸出：低電平有效74LS138的真值表當前第56頁\共有92頁\編于星期六\18點例試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7=用一片74138加一個與非門就可實現(xiàn)該邏輯函數(shù)。當前第57頁\共有92頁\編于星期六\18點例用3/8線譯碼器74LS138和兩個與非門實現(xiàn)全加器。解全加器的函數(shù)表達式為：將輸入變量Ai、Bi、分別對應(yīng)地接到譯碼器的輸入端A2、A1、A0，由上述邏輯表達式及74LS138的真值表可得：當前第58頁\共有92頁\編于星期六\18點因此得出：接線圖：當前第59頁\共有92頁\編于星期六\18點二-十進制譯碼器的輸入是十進制數(shù)的4位二進制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個十進制數(shù)字相對應(yīng)的10個信號，用Y9～Y0表示。由于二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。

把二-十進制代碼翻譯成10個十進制數(shù)字信號的電路，稱為二-十進制譯碼器。2二-十進制譯碼器當前第60頁\共有92頁\編于星期六\18點真值表當前第61頁\共有92頁\編于星期六\18點邏輯表達式邏輯圖當前第62頁\共有92頁\編于星期六\18點

例某組合邏輯電路的真值表如表所示，試用譯碼器和門電路設(shè)計該邏輯電路。解：寫出各輸出的最小項表達式，再轉(zhuǎn)換成與非—與非形式:當前第63頁\共有92頁\編于星期六\18點

用一片74138加三個與非門就可實現(xiàn)該組合邏輯電路?？梢姡米g碼器實現(xiàn)多輸出邏輯函數(shù)時，優(yōu)點更明顯。當前第64頁\共有92頁\編于星期六\18點3顯示譯碼器

用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。（1）七段數(shù)字顯示器原理當前第65頁\共有92頁\編于星期六\18點按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陽極和共陰極兩種。七段顯示譯碼器7448七段顯示譯碼器7448是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。當前第66頁\共有92頁\編于星期六\18點當前第67頁\共有92頁\編于星期六\18點當前第68頁\共有92頁\編于星期六\18點abcdfgabcdefg111111001100001101101e1111011（1—亮0—滅）共陰極接法當前第69頁\共有92頁\編于星期六\18點顯示譯碼器真值表真值表僅適用于共陰極LED當前第70頁\共有92頁\編于星期六\18點（1）正常譯碼顯示。LT=1，BI/RBO=1時，對輸入為十進制數(shù)l～15的二進制碼（0001～1111）進行譯碼，產(chǎn)生對應(yīng)的七段顯示碼。（2）滅零。當LT=1，而輸入為0的二進制碼0000時，只有當RBI=1時，才產(chǎn)生0的七段顯示碼,如果此時輸入RBI=0

，則譯碼器的a～g輸出全0，使顯示器全滅；所以RBI稱為滅零輸入端。（3）試燈。當LT=0時，無論輸入怎樣，a～g輸出全1，數(shù)碼管七段全亮。由此可以檢測顯示器七個發(fā)光段的好壞。LT稱為試燈輸入端。（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。

作輸入使用時，如果BI=0時，不管其他輸入端為何值，a～g均輸出0，顯示器全滅。因此BI稱為滅燈輸入端。

（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。

作輸出端使用時，受控于RBI。當RBI=0，輸入為0的二進制碼0000時，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO

又稱為滅零輸出端。當前第71頁\共有92頁\編于星期六\18點7448的邏輯功能：（1）正常譯碼顯示。LT=1，BI/RBO=1時，對輸入為十進制數(shù)l～15的二進制碼（0001～1111）進行譯碼，產(chǎn)生對應(yīng)的七段顯示碼。（2）滅零。當LT=1，而輸入為0的二進制碼0000時，只有當RBI=1時，才產(chǎn)生0的七段顯示碼,如果此時輸入RBI=0

，則譯碼器的a～g輸出全0，使顯示器全滅；所以RBI稱為滅零輸入端。（3）試燈。當LT=0時，無論輸入怎樣，a～g輸出全1，數(shù)碼管七段全亮。由此可以檢測顯示器七個發(fā)光段的好壞。LT稱為試燈輸入端。（4）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。

作輸入使用時，如果BI=0時，不管其他輸入端為何值，a～g均輸出0，顯示器全滅。因此BI稱為滅燈輸入端。

作輸出端使用時，受控于RBI。當RBI=0，輸入為0的二進制碼0000時，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO

又稱為滅零輸出端。當前第72頁\共有92頁\編于星期六\18點5.5.4數(shù)據(jù)選擇器真值表邏輯表達式地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。4選1數(shù)據(jù)選擇器當前第73頁\共有92頁\編于星期六\18點邏輯圖當前第74頁\共有92頁\編于星期六\18點集成雙4選1數(shù)據(jù)選擇器74LS153選通控制端S為低電平有效，即S=0時芯片被選中，處于工作狀態(tài)；S=1時芯片被禁止，Y≡0。當前第75頁\共有92頁\編于星期六\18點集成8選1數(shù)據(jù)選擇器74LS151當前第76頁\共有92頁\編于星期六\18點當前第77頁\共有92頁\編于星期六\18點例2.

試用4選1數(shù)據(jù)選擇器74LS153實現(xiàn)組合函數(shù)解:當前第78頁\共有92頁\編于星期六\18點例3用74LS153設(shè)計一個8選1的數(shù)據(jù)選擇器解:分析:8選1，應(yīng)該有8個數(shù)據(jù)輸入端，3個地址選擇端，按照數(shù)據(jù)選擇器的表達式可寫成4選1表達式如下：用2個4選1組成一個8選1：（1）（2）當前第79頁\共有92頁\編于星期六\18點（1）（2）將（1）式與（2）式相比較，得出：當前第80頁\共有92頁\編于星期六\18點用雙4選1數(shù)據(jù)選擇器接成8選1數(shù)據(jù)選擇器的電路圖當前第81頁\共有92頁\編于星期六\18點數(shù)據(jù)選擇器的應(yīng)用例：用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)解：利用數(shù)據(jù)選擇器設(shè)計其它組合邏輯電路，設(shè)計方法是：首先把邏輯函數(shù)化成最小項表達式，然后和數(shù)據(jù)選擇器的邏輯函數(shù)表達式進行比較，求出數(shù)據(jù)選擇器各個輸入的狀態(tài)即可。四選一數(shù)據(jù)選擇器的邏輯函數(shù)表達式：當前第82頁\共有92頁\編于星期六\18點D0D1D2D3F(A,B,C)經(jīng)過比較“0”BAC“1”D0D1D2D3ENA1A0Y1F(A,B,C)當前第83頁\共有92頁\編于星期六\18點例4

分別用8選1數(shù)據(jù)選擇器74LS151和4選1數(shù)據(jù)選擇器74LS153實現(xiàn)邏輯函數(shù)：解（1）用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)。列出函數(shù)的真值表。將輸入變量A、B、C分別對應(yīng)地接到8選1數(shù)據(jù)選擇器74LS151的3個地址輸入端A2、A1、A0。對照函數(shù)的真值表和74LS151的真值表可知，將數(shù)據(jù)輸入端D0、D3、D4、D5接高電平1，D1、D2、D6、D7接低電平0即可。當前第84頁\共有92頁\編于星期六\18點（2）用4選1數(shù)據(jù)選擇器74LS153實現(xiàn)。以A、B為變量列出函數(shù)的真值表。將輸入變量A、B分別對應(yīng)地接到74LS153的2個地址輸入端A1、A0。對照函數(shù)的真值表和74LS153的真值表可知，將數(shù)據(jù)輸入端D0接C、D1接C、D2接低電平0、