微機(jī)原理及應(yīng)用

微機(jī)原理及應(yīng)用第一頁，共六十八頁，編輯于2023年，星期二微機(jī)

原理及接口

技術(shù)課程

介紹典型機(jī)型：IBMPC系列機(jī)基本系統(tǒng)：8086CPU和半導(dǎo)體存儲(chǔ)器I/O接口電路及與外設(shè)的連接硬件－－接口電路原理軟件－－接口編程方法第二頁，共六十八頁，編輯于2023年，星期二專業(yè)技術(shù)基礎(chǔ)課硬件系列課程之一計(jì)算機(jī)組成原理微機(jī)原理及接口技術(shù)計(jì)算機(jī)體系結(jié)構(gòu)必修課以技術(shù)為主面向應(yīng)用軟硬件相結(jié)合課程

特點(diǎn)區(qū)別第三頁，共六十八頁，編輯于2023年，星期二先修課程數(shù)字邏輯或數(shù)字電路提供硬件基礎(chǔ)計(jì)算機(jī)組成原理確立計(jì)算機(jī)部件功能掌握計(jì)算機(jī)工作原理高級(jí)語言程序設(shè)計(jì)熟悉DOS環(huán)境程序設(shè)計(jì)的方法掌握基本程序設(shè)計(jì)思想先修

課程第四頁，共六十八頁，編輯于2023年，星期二本門課程的研究?jī)?nèi)容及其地位與作用研究?jī)?nèi)容：微機(jī)系統(tǒng)的基本組成與結(jié)構(gòu)、工作原理及應(yīng)用方法與技術(shù)。本門課程在計(jì)算機(jī)知識(shí)結(jié)構(gòu)中的地位與作用：第五頁，共六十八頁，編輯于2023年，星期二學(xué)習(xí)方法建議復(fù)習(xí)并掌握先修課的有關(guān)內(nèi)容課堂：聽講與理解、適當(dāng)筆記。課后：認(rèn)真閱讀教材和參考書、獨(dú)立完成作業(yè)。實(shí)驗(yàn)：充分準(zhǔn)備、勤于動(dòng)手實(shí)踐。8、學(xué)習(xí)資源錢曉捷之微服網(wǎng)/qwfw微機(jī)原理遠(yuǎn)程教學(xué)0/caicomputer/錢曉捷陳濤，微型計(jì)算機(jī)原理及接口技術(shù)，北京：機(jī)械工業(yè)出版社，1999.1BarryB.Brey著陳誼等譯，Intel系列微處理器結(jié)構(gòu)、編程和接口技術(shù)大全

——80X86、Pentium和PentiumPro，北京：機(jī)械工業(yè)出版社，1998.1第六頁，共六十八頁，編輯于2023年，星期二學(xué)習(xí)方法很重要復(fù)習(xí)并掌握先修課的有關(guān)內(nèi)容課堂：聽講與理解、適當(dāng)筆記課后：認(rèn)真讀書、完成作業(yè)實(shí)驗(yàn)：充分準(zhǔn)備、勇于實(shí)踐總成績(jī)＝考試成績(jī)＋實(shí)驗(yàn)成績(jī)＋平時(shí)成績(jī)學(xué)習(xí)

方法第七頁，共六十八頁，編輯于2023年，星期二微機(jī)原理及應(yīng)用-參考文獻(xiàn)錢曉捷陳濤，微型計(jì)算機(jī)原理及接口技術(shù)，北京：機(jī)械工業(yè)出版社，1999.1錢曉捷，匯編語言程序設(shè)計(jì)（第2版），北京：電子工業(yè)出版社，2003.6揚(yáng)季文等，80X86匯編語言程序設(shè)計(jì)教程，北京：清華大學(xué)出版社，1998.6戴梅萼，微型計(jì)算機(jī)技術(shù)及應(yīng)用，北京：清華大學(xué)出版社，1991揚(yáng)素行，微型計(jì)算機(jī)系統(tǒng)原理及應(yīng)用，北京：清華大學(xué)出版社，1995BarryB.Brey著陳誼等譯，Intel系列微處理器結(jié)構(gòu)、編程和接口技術(shù)大全——80X86、Pentium和PentiumPro，北京：機(jī)械工業(yè)出版社，1998.1第八頁，共六十八頁，編輯于2023年，星期二微型計(jì)算機(jī)原理及應(yīng)用第1章微型計(jì)算機(jī)系統(tǒng) 2第2章微處理器內(nèi)部結(jié)構(gòu) 4第3章匯編語言基礎(chǔ) 4第4章IA-32指令系統(tǒng) 6第5章控制轉(zhuǎn)移和程序結(jié)構(gòu) 8第6章微處理器外部特性 4第7章存儲(chǔ)系統(tǒng) 4第8章輸入輸出接口 4第9章常用接口技術(shù) 8第九頁，共六十八頁，編輯于2023年，星期二1、電子計(jì)算機(jī)發(fā)展簡(jiǎn)史（1）1946-1958第一代:電子管計(jì)算機(jī)。磁鼓存儲(chǔ)器，機(jī)器語言、匯編語言編程。世界上第一臺(tái)電子數(shù)字計(jì)算機(jī)ENIAC（ElectronicNumericalIntegratorAndcalculator），1946年由美國(guó)賓夕法尼亞大學(xué)研制，字長(zhǎng)12位，運(yùn)算速度5000次/秒，使用18800個(gè)電子管、1500個(gè)繼電器，功耗150kw，占地170m2，重達(dá)30噸，造價(jià)100萬美元。（2）1958-1964第二代:晶體管計(jì)算機(jī)。磁芯作主存儲(chǔ)器,磁盤作外存儲(chǔ)器，開始使用高級(jí)語言編程。（3）1964-1971第三代：集成電路計(jì)算機(jī)。使用半導(dǎo)體存儲(chǔ)器，出現(xiàn)多終端計(jì)算機(jī)和計(jì)算機(jī)網(wǎng)絡(luò)。（4）1971-第四代：大規(guī)模集成電路計(jì)算機(jī)。出現(xiàn)微型計(jì)算機(jī)、單片微型計(jì)算機(jī)，外部設(shè)備多樣化。（5）1981-第五代：人工智能計(jì)算機(jī)。模擬人的智能和交流方式。第1章微型計(jì)算機(jī)系統(tǒng)第十頁，共六十八頁，編輯于2023年，星期二2、計(jì)算機(jī)發(fā)展趨勢(shì)微型化─便攜式、低功耗高性能─尖端科技領(lǐng)域的信息處理，需要超大容量、高速度智能化─模擬人類大腦思維和交流方式，多種處理能力系列化、標(biāo)準(zhǔn)化─便于各種計(jì)算機(jī)硬、軟件兼容和升級(jí)網(wǎng)絡(luò)化─網(wǎng)絡(luò)計(jì)算機(jī)和信息高速公路多機(jī)系統(tǒng)─大型設(shè)備、生產(chǎn)流水線集中管理(獨(dú)立控制、 故障分散、資源共享)第十一頁，共六十八頁，編輯于2023年，星期二1.1微處理器發(fā)展

微處理器（MPU）：微型計(jì)算機(jī)的中央處理器，亦稱CPU。 是把運(yùn)算器和控制器及其附屬電路集成在一個(gè)芯片上的VLSI。其基本功能是執(zhí)行指令，還進(jìn)行數(shù)據(jù)傳輸，控制和指揮其它部件協(xié)調(diào)工作，從而實(shí)現(xiàn)程序設(shè)定的任務(wù)。連接微機(jī)其它部件的各種信號(hào)大多數(shù)來自微處理器。因此，學(xué)習(xí)微型計(jì)算機(jī)原理及應(yīng)用，首先要掌握微處理器的組成、工作原理，尤其要掌握它的各種信號(hào)。

微機(jī)：以微處理器為核心，配以存儲(chǔ)器、輸入/輸出接口電路及系統(tǒng)總路線所制造出的計(jì)算機(jī)。第十二頁，共六十八頁，編輯于2023年，星期二1.1.1微處理器的歷史微處理器主要性能指標(biāo)字長(zhǎng)：CPU每個(gè)時(shí)間單位可處理的二進(jìn)制的數(shù)據(jù)位數(shù)（如一次運(yùn)算、傳輸）如：8位機(jī)、16位機(jī)、32位機(jī)和64位機(jī)。時(shí)鐘頻率：表明CPU的處理速度，反映了微處理器的基本時(shí)間單位。 相關(guān)參數(shù)：時(shí)鐘頻率、主頻、每秒運(yùn)算次數(shù) 如：100MHz、3.2GHz。集成度：表明微處理器的生產(chǎn)工藝水平，通常用芯片上集成的晶體管數(shù)量來表達(dá)。第十三頁，共六十八頁，編輯于2023年，星期二

實(shí)際上，微型計(jì)算機(jī)性能優(yōu)劣由它的系統(tǒng)結(jié)構(gòu)、指令系統(tǒng)、硬件組成、外部設(shè)備以及軟件配備是否齊全等因素決定。只有綜合各項(xiàng)指標(biāo)，才能正確評(píng)價(jià)與衡量計(jì)算機(jī)性能高低。下面介紹幾項(xiàng)主要評(píng)估指標(biāo)。

1.CPU字長(zhǎng)計(jì)算機(jī)的字長(zhǎng)決定了計(jì)算機(jī)內(nèi)部一次可以處理的二進(jìn)制代碼的位數(shù)。它決定著計(jì)算機(jī)的通用寄存器、加法器、數(shù)據(jù)總線等部件位數(shù)，因此，它的長(zhǎng)短直接影響硬件成本。字長(zhǎng)越長(zhǎng)，一個(gè)字所能表示的數(shù)據(jù)精度就越高。在完成同樣精度的運(yùn)算時(shí)，字長(zhǎng)較長(zhǎng)的計(jì)算機(jī)比字長(zhǎng)短的計(jì)算機(jī)速度快。為了兼顧精度與硬件成本，有些計(jì)算機(jī)允許采用變字長(zhǎng)運(yùn)算。CPU字長(zhǎng)是字節(jié)的整數(shù)倍，如8、16、32和64位等。第十四頁，共六十八頁，編輯于2023年，星期二

一般情況下，CPU內(nèi)部數(shù)據(jù)總線寬度和計(jì)算機(jī)對(duì)外的數(shù)據(jù)總線寬度是一致的。而有的CPU為了改進(jìn)運(yùn)算性能加寬了CPU的內(nèi)部總線寬度，致使內(nèi)部字長(zhǎng)和對(duì)外數(shù)據(jù)總線寬度不一致。如Intel8088微處理器就是內(nèi)部總線寬度為16、而對(duì)外的數(shù)據(jù)總線寬是8位的芯片。對(duì)這類芯片稱之為“準(zhǔn)××位”芯片。因此Intel8088就稱為準(zhǔn)16位芯片。

2.內(nèi)存儲(chǔ)器容量與速度

內(nèi)存儲(chǔ)器容量是衡量它存儲(chǔ)二進(jìn)制信息量大小的一個(gè)重要指標(biāo)。微型計(jì)算機(jī)中常用字節(jié)表示內(nèi)存儲(chǔ)器容量，如64MB（兆字節(jié)）。內(nèi)存儲(chǔ)器容量常常有一個(gè)變化范圍，同一型號(hào)微型計(jì)算機(jī)，能配備的內(nèi)存儲(chǔ)器容量大小也有一個(gè)變化范圍。第十五頁，共六十八頁，編輯于2023年，星期二

內(nèi)存的速度用存取周期來衡量。存儲(chǔ)器執(zhí)行一次完整的讀／寫操作所需要的時(shí)間稱為存取周期。半導(dǎo)體集成電路存儲(chǔ)器的存取周期目前約為幾十納秒（ns）。

3.CPU指令執(zhí)行時(shí)間

指令執(zhí)行時(shí)間的長(zhǎng)短反映了CPU運(yùn)算速度的快慢。因?yàn)閳?zhí)行不同的指令所需的時(shí)間不同，這就產(chǎn)生了如何評(píng)估計(jì)算速度的問題。常用方法有兩種：(1)根據(jù)不同類型指令在計(jì)算過程中出現(xiàn)的頻繁程度乘上不同系數(shù)，求得統(tǒng)計(jì)平均值。這里所指的運(yùn)算速度為平均速度MIPS（MillionsofInstructionsPersecond），即百萬條指令／秒作單位。(2)直接給出CPU的時(shí)鐘頻率(主頻)。時(shí)鐘頻率在很大程度上決定了計(jì)算機(jī)的運(yùn)算速度。如80486時(shí)鐘頻率在33～66MHz，Pentium則在60～133MHz，PentiumMMXCPU時(shí)鐘頻率為230MHz以上。第十六頁，共六十八頁，編輯于2023年，星期二1.通用微處理器1971年，美國(guó)Intel公司研究并制造了I4004微處理器芯片。該芯片能同時(shí)處理4位二進(jìn)制數(shù)，集成了2300個(gè)晶體管，每秒可進(jìn)行6萬次運(yùn)算，成本約為200美元。它是世界上第一個(gè)微處理器芯片，以它為核心組成的MCS-4計(jì)算機(jī)，標(biāo)志了世界第一臺(tái)微型計(jì)算機(jī)的誕生。第十七頁，共六十八頁，編輯于2023年，星期二第一代4位和低檔8位機(jī)Intel4004第二代中高檔8位機(jī)8080/8085、Z80、MC6800第三代16位機(jī)Intel8086、Z8000、MC6800第四代32位機(jī)80386、80486第五代64位機(jī)（1971-1973）（1974-1978）（1978-1981）（1981-2000）（2001后）特點(diǎn)：1、芯片的發(fā)展遵循摩爾定律2、速度越來越快。3、容量越來越大。4、功能越來越強(qiáng)。圖片示例第十八頁，共六十八頁，編輯于2023年，星期二Intel4004和采用4004的計(jì)算器第十九頁，共六十八頁，編輯于2023年，星期二Apple微型計(jì)算機(jī)Apple-IApple-II第二十頁，共六十八頁，編輯于2023年，星期二IBMPC系列機(jī)8088CPUIBMPC機(jī)IBMPC/AT機(jī)IBMPC/XT機(jī)第二十一頁，共六十八頁，編輯于2023年，星期二2.專用微處理器單片機(jī)，數(shù)字信號(hào)處理器（1）單片機(jī)（微控制器，嵌入式處理器，MCU） 采用超大規(guī)模集成電路技術(shù)把具有數(shù)據(jù)處理能力的中央處理器CPU、隨機(jī)存儲(chǔ)器RAM、只讀存儲(chǔ)器ROM、多種I/O口和中斷系統(tǒng)、定時(shí)器/計(jì)時(shí)器等功能（可能還包括顯示驅(qū)動(dòng)電路、脈寬調(diào)制電路、模擬多路轉(zhuǎn)換器、A/D轉(zhuǎn)換器等電路）集成到一塊硅片上構(gòu)成的一個(gè)小而完善的計(jì)算機(jī)系統(tǒng)。 代表芯片： 1976-1978：IntelMCS-48 1978-1982： MCS-51 AtmlAT89 MicrochipTechnologyPIC 1982- ：MCS-96/98（16位） AT91（32位）

第二十二頁，共六十八頁，編輯于2023年，星期二單片機(jī)為工業(yè)測(cè)控而設(shè)計(jì)，具有三高優(yōu)勢(shì)(集成度高、可靠性高、性價(jià)比高)。主要應(yīng)用于工業(yè)檢測(cè)與控制、計(jì)算機(jī)外設(shè)、智能儀器儀表、通訊設(shè)備、家用電器等。特別適合于嵌入式微型機(jī)應(yīng)用系統(tǒng)。單片機(jī)開發(fā)系統(tǒng)有單片單板機(jī)和仿真器。實(shí)現(xiàn)單片機(jī)應(yīng)用系統(tǒng)的硬、軟件開發(fā)。第二十三頁，共六十八頁，編輯于2023年，星期二（2）數(shù)字信號(hào)處理(簡(jiǎn)稱DSP)

是一種獨(dú)特的微控制器，是以數(shù)字信號(hào)來處理大量信息的器件。其工作原理是接收模擬信號(hào)，轉(zhuǎn)換為0或1的數(shù)字信號(hào)，再對(duì)數(shù)字信號(hào)進(jìn)行修改、刪除、強(qiáng)化，并在其他系統(tǒng)芯片中把數(shù)字?jǐn)?shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。 即專注于數(shù)字信號(hào)的高速處理，內(nèi)部集成有高速乘法器，能進(jìn)行快速乘法和加法運(yùn)算。

典型應(yīng)用和代表產(chǎn)品第二十四頁，共六十八頁，編輯于2023年，星期二（3）嵌入式系統(tǒng)

利用MCU、DSP或通用MPU，結(jié)合具體應(yīng)用就可以構(gòu)成一個(gè)控制系統(tǒng)，如當(dāng)前的主要應(yīng)用形式就是嵌入式系統(tǒng)。

嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。它一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序等四個(gè)部分組成，用于實(shí)現(xiàn)對(duì)其他設(shè)備的控制、監(jiān)視或管理等功能。第二十五頁，共六十八頁，編輯于2023年，星期二

嵌入式系統(tǒng)是將計(jì)算機(jī)直接嵌入至應(yīng)用系統(tǒng)中，是信息技術(shù)的最終產(chǎn)品。嵌入式系統(tǒng)隨著應(yīng)用方式不同，可有IP（IntellectualProperty）級(jí)、芯片級(jí)和模塊級(jí)等3中不同體系結(jié)構(gòu)形式。嵌入式系統(tǒng)采用“量體裁衣”的方式可把所需的功能（IP單元、芯片——MCU、RAM、ROM、I/O等、模塊等）嵌入至各種應(yīng)用系統(tǒng)。

第二十六頁，共六十八頁，編輯于2023年，星期二IP級(jí)：把不同的IP單元，根據(jù)應(yīng)用的要求集成在一塊芯片中，也就是片上系統(tǒng)SOC（SystemOnChip）的形式。各種嵌入式軟件也可以以IP的方式集成在芯片中。芯片級(jí)：根據(jù)各種IT的產(chǎn)品（應(yīng)用系統(tǒng)）的要求，可以選用相應(yīng)的處理器（MCU、DSP、RISC型MPU）芯片、RAM、ROM（EPROM/EEPROM/Flash）及I/O接口芯片等組成相應(yīng)的嵌入式系統(tǒng)；相應(yīng)的系統(tǒng)軟件/應(yīng)用軟件也以固件形式固化在ROM中。這是目前嵌入式系統(tǒng)最常見的形式。模塊級(jí)： 以X86處理器構(gòu)成的計(jì)算機(jī)系統(tǒng)模塊嵌入到應(yīng)用系統(tǒng)中，這樣可充分利用目前常用的PC機(jī)的通用性和便利性。不過，此方式不但要縮小體積、增加可靠性，而且要把操作系統(tǒng)OS改造為嵌入式操作系統(tǒng)OS，把應(yīng)用軟件固化在固態(tài)盤中。此種嵌入式系統(tǒng)較多出現(xiàn)在工業(yè)控制和儀器儀表中。第二十七頁，共六十八頁，編輯于2023年，星期二

微處理器產(chǎn)生以來，就一只沿著通用CPU、微控制器、DSP芯片三個(gè)方向發(fā)展。 三類處理器—— 基本原理：一樣，但各有特點(diǎn) 技術(shù)：借鑒交融 應(yīng)用：不同 學(xué)習(xí)通用微處理器80x86及其PC微機(jī)，是學(xué)習(xí)其它微處理器的基礎(chǔ)。第二十八頁，共六十八頁，編輯于2023年，星期二1.1.2Intel80x86系列微處理器 Intel是最早、目前影響最大的微處理器生產(chǎn)廠家，80x86系列微處理器是個(gè)人微機(jī)主流微處理器，其發(fā)展是微機(jī)發(fā)展的一個(gè)縮影。 1.8086 8086是第一款面世的X86CPU，可以使用外部20位地址總線管理1MB的內(nèi)存，數(shù)據(jù)總線16位，主頻約5MHz。8088是8086的衍生品，僅有8位（外部）數(shù)據(jù)總線。 對(duì)外引腳（PIN）用于與其它電路進(jìn)行連接。 處理器總線：數(shù)據(jù)、地址、控制總線。第二十九頁，共六十八頁，編輯于2023年，星期二 數(shù)據(jù)總線DB用于傳送數(shù)據(jù)信息，在CPU和存儲(chǔ)器或I／O接口等部件之間傳輸數(shù)據(jù)。數(shù)據(jù)總線的位數(shù)是一次能夠傳送數(shù)據(jù)的二進(jìn)制位數(shù)，通常與微處理的字長(zhǎng)相一致。 地址總線AB是用來指定存儲(chǔ)器或外設(shè)的具體單元，其位數(shù)決定了CPU可直接尋址的內(nèi)存空間或外設(shè)范圍的大小，比如16位微型機(jī)的地址總線為20位，其可尋址空間為2^20＝1MB。一般來說，若地址總線為n位，則可尋址空間為2^n字節(jié)。 控制總線CB用來傳送控制信號(hào)和時(shí)序信號(hào)，如讀／寫信號(hào)，片選信號(hào)、中斷響應(yīng)信號(hào)、中斷申請(qǐng)信號(hào)、復(fù)位信號(hào)、總線請(qǐng)求信號(hào)、設(shè)備就緒信號(hào)等?？刂瓶偩€的位數(shù)要根據(jù)系統(tǒng)的實(shí)際控制需要而定。實(shí)際上控制總線的具體情況主要取決于CPU。第三十頁，共六十八頁，編輯于2023年，星期二2.80286 發(fā)布于1982年，16位字長(zhǎng)，地址總線24位，支持16MB內(nèi)存。在同頻率下性能三倍于8086處理器。 它是第一款帶有MMU（內(nèi)存管理單元，memorymanagementunit）模塊的處理器，可以管理虛擬內(nèi)存。和8086一樣，它也沒有浮點(diǎn)運(yùn)算單元（FPU），不過它可以使用X87協(xié)處理器。 實(shí)地址方式與8086/8088工作原理類似，CPU只能訪問存儲(chǔ)空間的最低1MB。 保護(hù)方式下，286提供了存儲(chǔ)管理、保護(hù)機(jī)制和多任務(wù)管理的硬件支持，這些原來由操作系統(tǒng)實(shí)現(xiàn)的功能在處理器硬件支持下，使微機(jī)系統(tǒng)的性能得到極大提高。第三十一頁，共六十八頁，編輯于2023年，星期二3．80386——1985年（1）32位微處理器，有32條數(shù)據(jù)總線，能靈活處理8位、16位和32位3種數(shù)據(jù)類型，能提供32位的指令尋址能力和32位的外部總線接口單元。其地址總線32條，能尋址4GB的物理存儲(chǔ)器空間。（2）時(shí)鐘頻率有16，25和33MHz。（3）非常成功的32位微處理器，被Intel公司確定為后來開發(fā)的80x86系列微處理器的標(biāo)準(zhǔn)，稱為IntelArchitecture-32(IA-32)。32位指令系統(tǒng)兼容16位的。第三十二頁，共六十八頁，編輯于2023年，星期二（3）具有實(shí)地址方式、保護(hù)方式和虛擬8086方式。

實(shí)地址方式下，80386的操作像一個(gè)極快的8086，不同的是如果需要，可以擴(kuò)展到32位。保護(hù)虛擬地址方式與80286相類似，支持多任務(wù)模式，但是80386保護(hù)虛地址方式下CPU可以訪問4GB的物理存儲(chǔ)器(實(shí)存)。在虛擬8086方式下,類似8086工作方式但又接受保護(hù)方式的管理，能模擬多個(gè)8086處理器。 DOS 實(shí)方式 Windows 保護(hù)方式 Windows-DOS 虛擬8086方式（4）1990年——在低功耗節(jié)能型芯片中，增加系統(tǒng)管理方式（SMM）工作狀態(tài)：CPU本身或控制其它部件自動(dòng)減速運(yùn)行或停止工作，降低能耗。第三十三頁，共六十八頁，編輯于2023年，星期二4.80486——1989年（1）芯片上集成部件多。80386微處理器+80387數(shù)學(xué)協(xié)處理器+8KB數(shù)據(jù)高速緩存等多個(gè)部件。（2）數(shù)學(xué)協(xié)處理器：協(xié)助微處理器處理浮點(diǎn)數(shù)據(jù)，也叫浮點(diǎn)處理單元——8087，80287，80387。（3）高速緩存：CPU與主存之間速度很快但容量較小的存儲(chǔ)器，可以有效地提高整個(gè)存儲(chǔ)系統(tǒng)的存取速度。 片內(nèi)L1Cache，片外L2Cache。（4）首次增加RISC技術(shù)：與CISC技術(shù)融合。（5）采用指令流水線技術(shù)。（6）486DX4采用倍頻技術(shù)，CPU內(nèi)部時(shí)鐘是外部數(shù)據(jù)傳輸頻率的多倍，既能盡量提高CPU的時(shí)鐘頻率，又能遷就較慢的外圍部件、主板等。第三十四頁，共六十八頁，編輯于2023年，星期二5.Pentium——1993年內(nèi)頻120、133、166、200MHz，外頻60、66MHz，32位結(jié)構(gòu)，但外部數(shù)據(jù)總線64位，存取主存速度高。（1）采用超標(biāo)量指令流水線結(jié)構(gòu)，內(nèi)部具有可并行工作的2條整數(shù)處理流水線。（2）雙重分離式高速緩存，指令和數(shù)據(jù)緩存分開，各為8KB。（3）高性能的浮點(diǎn)運(yùn)算器。包含了專用的加法、乘法、除法單元。（4）常用RISC指令直接用硬件電路實(shí)現(xiàn)，指令微代碼改進(jìn)。（5）分支指令預(yù)測(cè)。（6）與80X86系列微處理器完全兼容。第三十五頁，共六十八頁，編輯于2023年，星期二6.Pentium

Pro——1995年

在體系結(jié)構(gòu)的設(shè)計(jì)中采用了許多新的思想和新的技術(shù)，體現(xiàn)在以下幾個(gè)方面：

1）精簡(jiǎn)指令集技術(shù) 更多地運(yùn)用了RISC結(jié)構(gòu)的設(shè)計(jì)思想，把CISC結(jié)構(gòu)的指令分解為若干像RISC指令的微操作，使它能在流水線上并行地執(zhí)行，以提高性能。這樣既保持了同以往的80X86微處理器的兼容性，同時(shí)又采用RISC技術(shù)提高了指令的運(yùn)行速度。2）二級(jí)緩沖結(jié)構(gòu) 在一個(gè)封裝內(nèi)包含兩個(gè)芯片，一個(gè)是CPU內(nèi)核，包括兩個(gè)8KB的L1

Cache(一級(jí)高速緩存)；另一個(gè)是L2Cache(二級(jí)高速緩存)，容量為256KB。L2Cache由全速總線同CPU內(nèi)核相連，從而提高了程序的運(yùn)行速度。第三十六頁，共六十八頁，編輯于2023年，星期二3）亂序執(zhí)行和預(yù)測(cè)執(zhí)行技術(shù)

采用最新的指令動(dòng)態(tài)執(zhí)行技術(shù)(亂序執(zhí)行技術(shù))，即指令不必按照程序?yàn)樗?guī)定的順序執(zhí)行，只要執(zhí)行條件具備就可以執(zhí)行。對(duì)轉(zhuǎn)移指令，它采用一種預(yù)測(cè)執(zhí)行技術(shù)，即對(duì)程序不同的分支進(jìn)行預(yù)測(cè)，按預(yù)測(cè)結(jié)果調(diào)整指令執(zhí)行順序。由于預(yù)測(cè)不一定完全正確，因而帶有一定的風(fēng)險(xiǎn)，又稱為“風(fēng)險(xiǎn)執(zhí)行”。亂序執(zhí)行同預(yù)測(cè)執(zhí)行結(jié)合，允許CPU使指令流能最有效地利用內(nèi)部資源。4）3路超標(biāo)量和14級(jí)超流水線結(jié)構(gòu)

具有3路超標(biāo)量結(jié)構(gòu)，同時(shí)又具有12-14級(jí)超級(jí)流水線結(jié)構(gòu)，將任意一條指令的全部執(zhí)行分成14個(gè)指令步，這從另一個(gè)角度提高了處理器的并行處理能力。第三十七頁，共六十八頁，編輯于2023年，星期二5）寄存器重命名技術(shù)

為保持與其他80X86在目標(biāo)代碼級(jí)的兼容性，仍使用IA指令和IA寄存器。由于IA寄存器少，只有16個(gè)通用寄存器(8個(gè)32位通用寄存器和8個(gè)浮點(diǎn)寄存器)，這使得相近的兩條指令爭(zhēng)用同一寄存器的可能性增大，不利于超標(biāo)量流水線的執(zhí)行。為此，Pentium

Pro參照RISC類寄存器的多通用寄存器特點(diǎn)，在內(nèi)部配備了40個(gè)內(nèi)部寄存器。采用寄存器重命名技術(shù)將IA指令使用的IA寄存器映射成微操作使用的Pentium

Pro內(nèi)部寄存器，這樣可以極大地消除指令的數(shù)據(jù)相關(guān)性。第三十八頁，共六十八頁，編輯于2023年，星期二7.PentiumII——1999年P(guān)entiumMMX（帶有MMX技術(shù)的Pentium）是在1996年底發(fā)布的，在原Pentium的基礎(chǔ)上進(jìn)行了重大的改進(jìn)，特別是新增加了57條MMX多媒體指令，專門用來處理音頻、視頻等數(shù)據(jù)，可以大大縮短CPU在處理多媒體數(shù)據(jù)時(shí)的等待時(shí)間。PentiumII增大了一級(jí)緩存，采用雙重獨(dú)立總線結(jié)構(gòu)，512KBL2緩存工作于CPU半速，封裝在CPU外殼內(nèi)部，不再像之前那樣集成在主板上或者處理器內(nèi)。PentiumII支持MMX（SIMD）指令第三十九頁，共六十八頁，編輯于2023年，星期二8.PentiumIII—— 1999年，Intel發(fā)布了PentiumIII，在PentiumII基礎(chǔ)上新增的SSE指令集包括了70條指令，其中包含提高3D圖形運(yùn)算效率的50條SIMD(單指令多數(shù)據(jù)技術(shù))浮點(diǎn)運(yùn)算指令、12條MMX整數(shù)運(yùn)算增強(qiáng)指令、8條優(yōu)化內(nèi)存中連續(xù)數(shù)據(jù)塊傳輸指令。理論上這些指令對(duì)目前流行的圖像處理、浮點(diǎn)運(yùn)算、3D運(yùn)算、視頻處理、音頻處理等諸多多媒體應(yīng)用起到全面強(qiáng)化的作用。之后不久，Intel推出了PentiumIIICoppermine，內(nèi)建256KBL2全速緩存，該處理器的性能在PentiumIII的基礎(chǔ)上得到了進(jìn)一步增強(qiáng)。

第四十頁，共六十八頁，編輯于2023年，星期二9.Pentium4——2000年11月微處理器性能的提高依賴于半導(dǎo)體工藝水平和先進(jìn)體系結(jié)構(gòu)，前者決定了芯片的集成度和可達(dá)到的時(shí)鐘頻率，后者決定了在相同的集成度和時(shí)鐘頻率下微處理器的執(zhí)行效率。微處理器的內(nèi)部結(jié)構(gòu)稱為微（體系）結(jié)構(gòu)。Pentium4采用全新的NetBurst微結(jié)構(gòu)，超級(jí)流水線達(dá)20級(jí)，開始支持SSE2指令集。SSE2指令集是在SSE指令集的基礎(chǔ)上發(fā)展起來的，使用了144個(gè)新增指令，擴(kuò)展了MMX技術(shù)和SSE技術(shù)，有效提升了CPU運(yùn)行性能。相比于SSE2，SSE3在SSE2的基礎(chǔ)上又增加了13個(gè)額外的SIMD指令。SSE3中13個(gè)新指令的主要目的是改進(jìn)線程同步和特定應(yīng)用程序領(lǐng)域，例如多媒體和游戲。

第四十一頁，共六十八頁，編輯于2023年，星期二并行技術(shù) 指令級(jí)并行：指令之間并行； 線程級(jí)并行：超線程技術(shù)。 線程，一段運(yùn)行的程序。超線程（HT）技術(shù)使軟件能夠?qū)⒁粋€(gè)處理器“視為”兩個(gè)處理器。軟件應(yīng)用可被寫成具有多個(gè)代碼段（稱為“線程”），以充分利用這項(xiàng)技術(shù)。超線程（HT）技術(shù)允許處理器同時(shí)執(zhí)行兩個(gè)單獨(dú)的線程，從而顯著提升了系統(tǒng)在同時(shí)運(yùn)行兩個(gè)或多個(gè)應(yīng)用時(shí)的性能。第四十二頁，共六十八頁，編輯于2023年，星期二Intel還推出了多種80x86芯片，如：低端：Celeron服務(wù)器：Xeon競(jìng)爭(zhēng)和兼容廠商：AMD發(fā)展： 單芯片多處理器SMP技術(shù)生產(chǎn)多核微處理器；推廣64位微處理器芯片。第四十三頁，共六十八頁，編輯于2023年，星期二英特爾微處理器芯片80386PentiumPentium4第四十四頁，共六十八頁，編輯于2023年，星期二小結(jié)第四十五頁，共六十八頁，編輯于2023年，星期二微型計(jì)算機(jī)發(fā)展新技術(shù)隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，一些新的思想、新的技術(shù)被陸續(xù)應(yīng)用到微型計(jì)算機(jī)中，以下對(duì)這些新技術(shù)作簡(jiǎn)單的介紹。

1.流水線技術(shù)為了提高微機(jī)的工作速度，可采用某些功能部件分離的方法，使大的順序操作分解為由不同功能部件分別完成、在時(shí)間上重疊的子操作，這種技術(shù)稱為流水線技術(shù)。例如，微處理器對(duì)取指和指令的譯碼執(zhí)行這兩個(gè)順序操作進(jìn)行了分離，分別由總線接口單元和執(zhí)行單元來完成，使得它們?cè)跁r(shí)間上可以重疊。即當(dāng)一條指令正在執(zhí)行單元中執(zhí)行時(shí)，總線接口單元可能已經(jīng)在取另一條指令了。在486微處理器中，采用5級(jí)流水線，從而大大提高了CPU的工作效率。第四十六頁，共六十八頁，編輯于2023年，星期二

2.高速緩存器在CPU的所有操作中，訪問內(nèi)存是最頻繁的操作。一般的微型計(jì)算機(jī)內(nèi)存采用MOS型動(dòng)態(tài)RAM構(gòu)成，其工作速度要比CPU慢，加上CPU的所有訪問都要通過總線這個(gè)瓶頸，所以縮短存儲(chǔ)器的訪問時(shí)間是提高計(jì)算機(jī)速度的關(guān)鍵。一般采用在CPU和內(nèi)存之間加進(jìn)高速緩沖存儲(chǔ)器（Cache）的方法。高速緩沖存儲(chǔ)器（Cache）由規(guī)模較小、速度與CPU相當(dāng)?shù)撵o態(tài)RAM構(gòu)成。安排上一般有兩種方法：采用靜態(tài)RAM芯片構(gòu)成外部Cache，安排在系統(tǒng)的主機(jī)板上；將Cache集成在CPU芯片內(nèi)。當(dāng)前，許多CPU在芯片內(nèi)部安排了兩級(jí)Cache。第四十七頁，共六十八頁，編輯于2023年，星期二3.虛擬存儲(chǔ)技術(shù)虛擬存儲(chǔ)技術(shù)是一種存儲(chǔ)管理技術(shù)，目的是擴(kuò)大面向用戶的內(nèi)存容量。一般情況下，系統(tǒng)除了配備一定容量的內(nèi)存外，還配備了較大容量的輔助存儲(chǔ)器（外存，如磁盤）。大量的程序和數(shù)據(jù)平時(shí)是存放在輔存中的，待使用時(shí)才調(diào)入內(nèi)存。當(dāng)程序的規(guī)模較大、而內(nèi)存的數(shù)量相對(duì)不足時(shí)，編程者就必須作出安排，分批將程序調(diào)入內(nèi)存。也就是說，要不斷地用新的程序段來覆蓋內(nèi)存中暫時(shí)不用的老的程序段。所謂虛擬存儲(chǔ)技術(shù)，就是采用硬件、軟件相結(jié)合的方法，由系統(tǒng)自動(dòng)進(jìn)行這項(xiàng)調(diào)度。對(duì)于用戶來說，可以放心地使用更大的虛擬內(nèi)存，而不必過問實(shí)際內(nèi)存的大小，并可得到與實(shí)際內(nèi)存相似的工作速度。第四十八頁，共六十八頁，編輯于2023年，星期二4.微程序控制微程序控制的基本思想是將指令操作分解為“微指令”序列，每一條微指令又包含若干可同時(shí)進(jìn)行的微操作。微程序被固化在CPU中，在操作時(shí)根據(jù)機(jī)器指令不斷取出微指令、執(zhí)行微指令，從而實(shí)現(xiàn)指令的功能。

5.精簡(jiǎn)指令系統(tǒng)隨著計(jì)算機(jī)功能的增強(qiáng)，CPU的指令越來越復(fù)雜，復(fù)雜的指令系統(tǒng)為編程帶來方便和高效，但是實(shí)現(xiàn)的難度和出錯(cuò)的幾率大大增加。程序中大量使用的是數(shù)據(jù)傳送、算術(shù)運(yùn)算、轉(zhuǎn)移調(diào)用等為數(shù)不多的基本指令，其用量占到指令用量的80%以上。第四十九頁，共六十八頁，編輯于2023年，星期二那些需要大量硬件支持的復(fù)雜指令，主要是為了提高工作效率而設(shè)計(jì)的，使用的機(jī)會(huì)不多，這樣造成了資源的浪費(fèi)。精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)RISC（ReducedInstructionSetComputer）的著眼點(diǎn)是增加內(nèi)部寄存器的數(shù)量、簡(jiǎn)化指令和指令系統(tǒng)。RISC選用那些最常用的簡(jiǎn)單指令，使得指令數(shù)目減少，從而使指令的長(zhǎng)度和指令周期進(jìn)一步縮短。這樣，以前由硬件和復(fù)雜指令實(shí)現(xiàn)的工作，由用戶通過簡(jiǎn)單指令來實(shí)現(xiàn)，從而降低了硬件設(shè)計(jì)難度，有利于提高芯片集成度和工作速度。與精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)相應(yīng)的是復(fù)雜指令系統(tǒng)計(jì)算機(jī)CISC（ComplexInstructionSetComputer）。第五十頁，共六十八頁，編輯于2023年，星期二

6.多媒體技術(shù)多媒體技術(shù)是指用計(jì)算機(jī)來存儲(chǔ)、管理和處理多種信息和信息媒體，如數(shù)字、文字、聲音、圖像、動(dòng)畫和活動(dòng)影像等。計(jì)算機(jī)中多媒體信息的處理可以通過軟件或硬件的方法來實(shí)現(xiàn)。

7.多處理器系統(tǒng)為了進(jìn)一步提高系統(tǒng)的工作速度和工作能力，一些系統(tǒng)采用多處理器結(jié)構(gòu)。多處理器系統(tǒng)是指一個(gè)系統(tǒng)中同時(shí)有幾個(gè)部件可以接受指令、并進(jìn)行指令的譯碼操作。

第五十一頁，共六十八頁，編輯于2023年，星期二微型計(jì)算機(jī)系統(tǒng)硬件微型計(jì)算機(jī)（主機(jī)）微處理器(CPU)軟件外圍設(shè)備運(yùn)算器控制器存儲(chǔ)器(內(nèi)存)RAMROM外部設(shè)備輔助設(shè)備輸入設(shè)備(鍵盤、掃描儀、語音識(shí)別儀…)輸出設(shè)備(顯示器、打印機(jī)、繪圖儀、…)輔助存儲(chǔ)器(磁帶、磁盤、光盤)輸入/輸出接口(PIO、SIO、CTC、ADC、DAC…)(I/O接口)總線(AB、DB、CB)系統(tǒng)軟件(操作系統(tǒng)，編輯、編譯程序，故障診斷,監(jiān)控程序…)應(yīng)用軟件(科學(xué)計(jì)算，工業(yè)控制，數(shù)據(jù)處理…)程序設(shè)計(jì)語言(機(jī)器語言、匯編語言、高級(jí)語言)電源電路時(shí)鐘電路微型計(jì)算機(jī)系統(tǒng)的組成與結(jié)構(gòu)1.2微型計(jì)算機(jī)組成第五十二頁，共六十八頁，編輯于2023年，星期二1.2.1微型計(jì)算機(jī)結(jié)構(gòu)在此指硬件結(jié)構(gòu)，見下圖：第五十三頁，共六十八頁，編輯于2023年，星期二1.微處理器運(yùn)算器、控制器和若干高速存儲(chǔ)單元（寄存器）運(yùn)算器：整數(shù)運(yùn)算器、浮點(diǎn)處理單元、多媒體數(shù)據(jù)運(yùn)算單元；控制器：存儲(chǔ)管理單元、代碼保護(hù)機(jī)制；微處理器及其支持電路構(gòu)成微機(jī)系統(tǒng)的控制中心。第五十四頁，共六十八頁，編輯于2023年，星期二2.存儲(chǔ)器微機(jī)存儲(chǔ)系統(tǒng)，由寄存器、高速緩存、主存、輔存構(gòu)成。主存：特點(diǎn)輔存：特點(diǎn)讀寫功能分：RAM，ROM第五十五頁，共六十八頁，編輯于2023年，星期二3.I/O接口和I/O設(shè)備外設(shè)作用，標(biāo)準(zhǔn)輸入、標(biāo)準(zhǔn)輸出、外存接口電路作用：信號(hào)變換，數(shù)據(jù)緩沖，聯(lián)絡(luò)控制接口卡的使用第五十六頁，共六十八頁，編輯于2023年，星期二4.系統(tǒng)總線 微處理器與存儲(chǔ)器、外設(shè)進(jìn)行信息交換的公共通道。通常有很多條信號(hào)線，分為3組：地址總線數(shù)據(jù)總線控制總線：控制信號(hào)，狀態(tài)信號(hào)第五十七頁，共六十八頁，編輯于2023年，星期二1.2.2個(gè)人微機(jī)結(jié)構(gòu)1981年IBM-PC，1982年IBM-PC/XT 16bitIBM-PC/AT 結(jié)構(gòu)（1）CPU-80286； 主板-286CPU，總線控制器82288，地址鎖存器，數(shù)據(jù)接收發(fā)送器件，構(gòu)成系統(tǒng)總線； 時(shí)鐘發(fā)生器82284； 協(xié)處理器80287可選；第五十八頁，共六十八頁，編輯于2023年，星期二（2）主存儲(chǔ)器 ROM——ROMBIOS，驅(qū)動(dòng)與管理基本輸入輸出設(shè)備，供系統(tǒng)和應(yīng)用調(diào)用； RAM（3）I/O接口 中斷控制器8259A，DMA控制器8237A，定時(shí)控制器8254，并行接口等； 中斷的概念，內(nèi)部、外部中斷； DMA概念第五十九頁，共六十八頁，編輯于2023年，星期二第六十頁，共六十八頁，編輯于2023年，星期二（4）系統(tǒng)總線

微機(jī)中總線一般有內(nèi)部總線、系統(tǒng)總線和外部總線。內(nèi)部總線是微機(jī)內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級(jí)的互連；而系統(tǒng)總線是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級(jí)的互連；外部總線則是微機(jī)和外部設(shè)備之間的總線，微機(jī)作為一種設(shè)備，通過該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換，它用于設(shè)備一級(jí)的互連。