信號完整性分析演示文稿

信號完整性分析演示文稿當前第1頁\共有51頁\編于星期二\2點優(yōu)選信號完整性分析當前第2頁\共有51頁\編于星期二\2點Interconnect設(shè)計&

SI分析●物理互連(Interconnect)包括：芯片內(nèi)、外連接；PCB內(nèi)、外連接等?！裥盘柾暾?SI，SignalIntegrity)，是指信號電壓(電流)波形的完好程度?！窀咚贄l件下的不當互連設(shè)計破壞了信號完整性。當前第3頁\共有51頁\編于星期二\2點正是信號完整性引出了發(fā)生在我們身邊的深刻變化。面對下列事實，需要想一想：

●為什么計算機配置中用USB2.0接口取代了打印機并口？●為什么新的FPGA芯片中增加了RSDS(降低擺幅差分信令)、LVDS(低壓差分信令)模塊及接口設(shè)計？●什么樣的接口更適合嚴酷的實時圖像信號采集與傳輸？是USB還是IEEE1394？是1394a還是b?●高速系統(tǒng)設(shè)計的瓶頸是什么？是否需要檢討我國過去對信號完整性的研究和應(yīng)用的現(xiàn)狀？當前第4頁\共有51頁\編于星期二\2點

SI對國內(nèi)是既生疏又熟悉。原先對付干擾、噪聲的“三大法寶”是：接地、濾波、屏蔽，顯得非常感性和粗放，已經(jīng)嚴重落后?，F(xiàn)在對SI量化和細化的研究逐漸呈現(xiàn)出濃厚的熱情，已經(jīng)有了一定的基礎(chǔ)。電子設(shè)計師需要普及SI知識，了解高速電路互連的SI機理，掌握SI分析與互連設(shè)計。近期翻譯出版四本譯著：《信號完整性分析》、《數(shù)字信號完整性》、《抖動、噪聲與信號完整性》、《芯片及系統(tǒng)中的電源完整性建模與設(shè)計》當前第5頁\共有51頁\編于星期二\2點0.0信號完整性含義英文中的人格完整性（personalintegrity）,指正直、忠誠、完美。中文沒有，但可以對“完整”這一詞義加以類比。其他還有電源完整性、數(shù)據(jù)完整性、電磁完整性。熱完整性等。信號完整性（SI），是指信號電壓（電流）完美的波形形狀及質(zhì)量。由于物理互連造成的干擾和噪音，使得連線上信號的波形外觀變差，出現(xiàn)了非正常形狀的變形，稱為信號完整性被破壞。信號完整性問題是物理互連在高速情況下的直接結(jié)果。信號完整性強調(diào)信號在電路中產(chǎn)生正確響應(yīng)的能力。當前第6頁\共有51頁\編于星期二\2點

廣義信號完整性(SI)泛指由各種信號、數(shù)據(jù)、電源互連線引起的所有電壓、電流不正?，F(xiàn)象，包括：噪聲、干擾、時序抖動、數(shù)據(jù)傳輸?shù)?。狹義的信號完整性，是指信號電壓(電流)波形的形狀及質(zhì)量,主要包括反射和串擾。物理互連將其上面的信號波形變差(退化)，出現(xiàn)了非正常形變，稱為信號完整性被破壞。噪聲可以轉(zhuǎn)化為抖動，見DSI2.65式。信號完整性退化是物理互連設(shè)計不當又工作在高速環(huán)境下的直接后果。當前第7頁\共有51頁\編于星期二\2點當前第8頁\共有51頁\編于星期二\2點0.2互連的范疇所有電子產(chǎn)品都可以解釋為元器件及其互連。說到底，都可以看作是靠不同層次下互連“編織”成的作品。物理互連（Interconnect）包括四個層次：芯片內(nèi)連線、芯片封裝、PCB及系統(tǒng)互連。它們決定高速信號、數(shù)據(jù)和電源質(zhì)量。三個高密度載體為：芯片系統(tǒng)SOC、板級系統(tǒng)SOB、封裝系統(tǒng)SOP。各層次真實的互連線有：芯片內(nèi)各種連線及孔、壓焊點、封裝引線、引腳；PCB板的線接頭、線條、過孔、接插件；各種連接電纜。此外，還涵蓋各種無源元件；電阻、電容、電感；以及介質(zhì)、基板、屏蔽盒、機箱、機架等。而各個層次的器件則另當別論。把它們看作驅(qū)動源和接收器宏模型。當前第9頁\共有51頁\編于星期二\2點圖0-0五種PCB及系統(tǒng)級中的互連線條形式當前第10頁\共有51頁\編于星期二\2點

電路圖給出元器件及其互連關(guān)系。而同一個網(wǎng)絡(luò)，電屬性相同，其互連拓撲關(guān)系可能如下：點到點；星簇(starcluster)是每個器件通過長度相等的傳輸線連接到中心節(jié)點上；菊花鏈(daisychain)是一條長傳輸線從每個器件附近經(jīng)過，器件通過短樁線連在主傳輸線上。點到點近、遠端簇菊花鏈周期性加載圖0-1單個網(wǎng)絡(luò)的各種互連拓撲情況當前第11頁\共有51頁\編于星期二\2點圖0-2高速IEEE-1394視頻采集系統(tǒng)當前第12頁\共有51頁\編于星期二\2點當前第13頁\共有51頁\編于星期二\2點

物理互連本身的電阻、電容、電感和傳輸線效應(yīng)影響了系統(tǒng)性能。SI分析一書的作者Eric將后果歸結(jié)為四類SI問題：反射(reflection)；串擾(crosstalk)；電源軌道塌陷(railcollapse)；電磁干擾(EMI)。此種劃分系一家之言！該書屬入門讀物，后兩種涉及不深。當前第14頁\共有51頁\編于星期二\2點圖0-3四種信號完整性問題圖解當前第15頁\共有51頁\編于星期二\2點當前第16頁\共有51頁\編于星期二\2點圖0-4實際互連的阻抗不匹配示例，多分支更是如此當前第17頁\共有51頁\編于星期二\2點圖0-5振鈴曲線，是由于阻抗不匹配造成的反射所致當前第18頁\共有51頁\編于星期二\2點圖0-6PCB板上單線條接有源端串接電阻40(紅色)、無源端串聯(lián)端接電阻(藍色)負載端不同的電壓信號當前第19頁\共有51頁\編于星期二\2點串擾(crosstalk)是指在兩個不同的電性能網(wǎng)絡(luò)之間的互作用。發(fā)出串擾的一方稱為Aggressor，而被干擾的網(wǎng)絡(luò)稱為Victim。通常，每一個網(wǎng)絡(luò)既是Aggressor，又是Victim。當前第20頁\共有51頁\編于星期二\2點圖0-7互連線的遠端和近端串擾情況當前第21頁\共有51頁\編于星期二\2點電源噪聲主要指同步開關(guān)噪聲(SSN)。地彈是返回路徑中兩點之間的電壓，它是由于回路中電流突然變化而產(chǎn)生的。當流經(jīng)接地回路電感上的電流變化時，在接地回路導(dǎo)線上產(chǎn)生的電壓稱之為地彈。電源分布系統(tǒng)(PDS)中軌道塌陷，是指由于地/電源網(wǎng)絡(luò)中阻抗上的壓降引起末端受供電器件端的凈電壓不足或過高。當前第22頁\共有51頁\編于星期二\2點圖0-8三種電源噪聲和地彈情況當前第23頁\共有51頁\編于星期二\2點當前第24頁\共有51頁\編于星期二\2點圖0-9PCB的EMI情況當前第25頁\共有51頁\編于星期二\2點●有損傳輸線引起數(shù)據(jù)完整性(DI)問題有損傳輸線引起上升邊退化，從而引起符號間干擾或ISI，進而形成抖動，造成所謂的數(shù)據(jù)不完整問題。當頻率大于1GHz時，介質(zhì)損耗的增長與頻率成正比，而導(dǎo)線損耗與頻率的平方根成正比(注意此處的自變量為頻率)。FR4的介質(zhì)損耗危害程度示例：當傳輸10inch后，上升邊將增加到100ps。當前第26頁\共有51頁\編于星期二\2點圖0-10由于有損線造成的上升邊退化當前第27頁\共有51頁\編于星期二\2點當前第28頁\共有51頁\編于星期二\2點當前第29頁\共有51頁\編于星期二\2點當前第30頁\共有51頁\編于星期二\2點SI的四種分析、描述手段和途徑經(jīng)驗法則；解析近似；數(shù)值仿真(有場和路兩種途徑)；實際測量。

當前第31頁\共有51頁\編于星期二\2點SI仿真用軟件SPICE（側(cè)重IC的仿真程序）Mentor公司：HyperlynxCandence公司：SigXP（SigXplorer）Agilent公司：ADSAnsoft:HFSS（高頻結(jié)構(gòu)仿真器）、SI2D當前第32頁\共有51頁\編于星期二\2點當前第33頁\共有51頁\編于星期二\2點0.5信號完整性測量技術(shù)

測量高速互連的三種主要儀器阻抗分析儀；矢量網(wǎng)絡(luò)分析儀(VNA)；時域反射儀(TDR)。當前第34頁\共有51頁\編于星期二\2點當前第35頁\共有51頁\編于星期二\2點

阻抗分析儀：頻域,正弦電流源+電壓表(直接測)；矢量網(wǎng)絡(luò)分析儀(VNA)：頻域,電壓源＋電壓表(間接測)；

時域反射儀(TDR)：時域,信號源＋示波器(間接測)。當前第36頁\共有51頁\編于星期二\2點當前第37頁\共有51頁\編于星期二\2點當前第38頁\共有51頁\編于星期二\2點圖0-11同一個信號線其返回路徑變更的示例：

信號線從1穿過電源2、地平面3到達4。返回電流經(jīng)由電源、地平面間的容性耦合，從第3層跳到第2層。當前第39頁\共有51頁\編于星期二\2點當前第40頁\共有51頁\編于星期二\2點當前第41頁\共有51頁\編于星期二\2點當前第42頁\共有51頁\編于星期二\2點當前第43頁\共有51頁\編于星期二\2點當前第44頁\共有51頁\編于星期二\2點當前第45頁\共有51頁\編于星期二\2點當前第46頁\共有51頁\編于星期二\2點當前第47頁\共有51頁\編于星期二\2點0.8高速互連設(shè)計初步高速互連是信號不完整的直接根源。為此，必須針對性設(shè)計互連的結(jié)構(gòu)與參數(shù)；盡可能在全面系統(tǒng)級仿真之后再做硬件實現(xiàn)。解決信號完整性問題，只能采用新的設(shè)計方法學(xué)和新的策略，新技術(shù)的內(nèi)涵是：采用分析工具與技術(shù)，對芯片和系統(tǒng)按規(guī)則設(shè)計、建模仿真及輔助測量。在制造事先加事后，完成對信號完整性的設(shè)計和驗證。當前第48頁\共有51頁\編于星期二\2點目前通信中采用并串/串并轉(zhuǎn)換(SERDES)實現(xiàn)高速數(shù)據(jù)傳輸行之有效。時鐘信息被嵌入到比特流中，從數(shù)據(jù)流中再恢復(fù)時鐘和數(shù)據(jù)(稱為CDR,Clock&DataRecovery)。采用Serdes的效果是降低了PCB板布線密度；又提供了點對點的連接；免除了容易出問題的時鐘樹。最高數(shù)據(jù)率已經(jīng)可以達到10Gbps。在每個轉(zhuǎn)換端口需要