存儲器及其與接口

存儲器及其與接口第一頁，共七十九頁，編輯于2023年，星期日第5章存儲器及其與CPU的接口5.1半導(dǎo)體存儲器的分類5.2隨機讀/寫存儲器5.3只讀存儲器ROM5.4存儲器與CPU的基本技術(shù)5.5存儲器的管理5.6高速緩沖存儲器5.7外部存儲器簡介第二頁，共七十九頁，編輯于2023年，星期日5.1半導(dǎo)體存儲器的分類一、主要功能:存放系統(tǒng)工作時的信息(程序和數(shù)據(jù))二、組成:由具有記憶功能的兩態(tài)物理器件組成(電容、雙穩(wěn)態(tài)電路等)三、兩種基本操作:讀和寫四、分類：1、按在微機系統(tǒng)中的位置分類：內(nèi)存：存放當(dāng)前運行所需要的程序和數(shù)據(jù)外存：存放當(dāng)前暫不運行的程序和數(shù)據(jù)以及需要永久保存的數(shù)據(jù)又(主存儲器)(內(nèi)部存儲器)相對于外存，容量小，速度快，價格高在主板上(輔助存儲器)(外部存儲器)在外部，通過I/O接口(適配器)與CPU相連，成批與CPU交換數(shù)據(jù)相對于內(nèi)存，容量大，速度低，價格低第三頁，共七十九頁，編輯于2023年，星期日2、按存儲介質(zhì)分磁存儲器：磁芯、磁盤、磁帶半導(dǎo)體存儲器：光存儲器：光盤1)按半導(dǎo)體存儲器制造工藝2)按半導(dǎo)體存儲器工作方式和應(yīng)用角度(1)雙極型TTL(2)MOS型存儲器(1)RAM(RandomAcessMemory)(2)ROM(ReadOnlyMemory)第四頁，共七十九頁，編輯于2023年，星期日5.1.1半導(dǎo)體存儲器

半導(dǎo)體存儲器從使用功能上來分，可分為：讀寫存儲器RAM（RandomAccessMemory）又稱為隨機存取存儲器；只讀存儲器ROM（ReadOnlyMemory）兩類。RAM主要用來存放各種現(xiàn)場的輸入、輸出數(shù)據(jù)，中間計算結(jié)果，與外存交換的信息和作堆棧用。它的存儲單元的內(nèi)容按需要既可以讀出，也可以寫入或改寫。而ROM的信息在使用時是不能改變的，也即只能讀出，不能寫入故一般用來存放固定的程序，如微型機的管理、監(jiān)控程序，匯編程序等，以及存放各種常數(shù)、函數(shù)表等。第五頁，共七十九頁，編輯于2023年，星期日選擇存儲器件的考慮因素（1）易失性（2）只讀性（3）位容量（4）功耗（5）速度（6）價格（7）可靠性第六頁，共七十九頁，編輯于2023年，星期日一、RAM又可以分為雙極型（Bipolar）和MOSRAM兩大類。正常工作，可讀可寫，一般情況掉電丟失。（一）雙極型RAM的特點 （1）存取速度高。 （2）以晶體管的觸發(fā)器（F-F——Flip-Flop）作為基本存儲電路，故管子較多。 （3）集成度較低（與MOS相比）。 （4）功耗大。 （5）成本高。 所以，雙極型RAM主要用在速度要求較高的微型機中或作為cache。第七頁，共七十九頁，編輯于2023年，星期日（二）MOSRAM用MOS器件構(gòu)成的RAM，又可分為靜態(tài)（Static）RAM（有時用SRAM表示）和動態(tài)（Dynamic）RAM（有時用DRAM表示）兩種。1、靜態(tài)RAM的特點①6管構(gòu)成的觸發(fā)器作為基本存儲電路。②集成度高于雙極型，但低于動態(tài)RAM。③不需要刷新，故可省去刷新電路。④功耗比雙極型的低，但比動態(tài)RAM高。⑤易于用電池作為后備電源(RAM的一個重大問題是當(dāng)電源去掉后，RAM中的信息就會丟失。為了解決這個問題，就要求當(dāng)交流電源掉電時，能自動地轉(zhuǎn)換到一個用電池供電的低壓后備電源，以保持RAM中的信息)。⑥存取速度較動態(tài)RAM快。第八頁，共七十九頁，編輯于2023年，星期日CELL行選擇線X第九頁，共七十九頁，編輯于2023年，星期日2、動態(tài)RAM的特點DRAM(DynsmicRAM)①基本存儲電路用單管線路組成（靠電容存儲電荷）。②集成度高。③比靜態(tài)RAM的功耗更低。⑤價格比靜態(tài)便宜。⑥因動態(tài)存儲器靠電容來存儲信息，由于總是存在著泄漏電流，故需要定時刷新。典型的是要求每隔1ms刷新一遍。單管動態(tài)存儲電路第十頁，共七十九頁，編輯于2023年，星期日3、NVRAM(NonVolatileRAM)非易失性RAM掉電時，將SRAM信息寫入E2PROM4、PSRAM(PseudoStaticRAM)偽靜態(tài)RAM片內(nèi)集成了動態(tài)刷新電路5、MPRAM(MultiportRAM)多端口RAM(1)雙口RAM(2)VRAM（VideoRAM）視頻動態(tài)讀寫存儲器(3)雙向FIFO，高速圖形圖像處理(4)MPRAM：三口、四口等6、FPRAM(FerroelecticRAM)鐵介質(zhì)讀寫存儲器第十一頁，共七十九頁，編輯于2023年，星期日二、ROM（ReadOnlyMemory）正常工作時，只讀不可寫，掉電不丟失1．掩模ROM早期的ROM由半導(dǎo)體廠按照某種固定線路制造的，制造好以后就只能讀不能改變。

第十二頁，共七十九頁，編輯于2023年，星期日第十三頁，共七十九頁，編輯于2023年，星期日2．可編程序的只讀存儲器PROM(ProgrammableROM)為了便于用戶根據(jù)自己的需要來寫ROM，就發(fā)展了一種PROM，可由用戶對它進行編程，但這種ROM用戶只能寫一次。第十四頁，共七十九頁，編輯于2023年，星期日3．可擦去的可編程只讀存儲器EPROM（ErasablePROM）高壓寫入，紫外線擦除4．OTPROM（OnetimeProgrammableROM）只不過在EPROM基礎(chǔ)上，但沒有窗口。第十五頁，共七十九頁，編輯于2023年，星期日2716引腳第十六頁，共七十九頁，編輯于2023年，星期日5、電可擦除可編程ROM

(ElectronicErasibleProgrammableROM,EEPROM)EEPROM內(nèi)資料的寫入要用專用的編程器，并且往芯片中寫內(nèi)容時必須要加一定的編程電壓(12—24V，隨不同的芯片型號而定)。EEPROM在寫入數(shù)據(jù)時，仍要利用一定的編程電壓，此時，只需用廠商提供的專用刷新程序就可以輕而易舉地改寫內(nèi)容，所以，它屬于雙電壓芯片。借助于EPROM芯片的雙電壓特性，可以使BIOS具有良好的防毒功能，在升級時，把跳線開關(guān)打至“ON”的位置，即給芯片加上相應(yīng)的編程電壓，就可以方便地升級；平時使用時，則把跳線開關(guān)打至“OFF”的位置，防止病毒對BIOS芯片的非法修改。第十七頁，共七十九頁，編輯于2023年，星期日1．Intel2817的基本特點Intel2817的工作方式第十八頁，共七十九頁，編輯于2023年，星期日6、FlashMemory（閃存）：快擦型存儲器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲器，它以性能好、功耗低、體積小、重量輕等特點活躍于便攜機存儲器市場?？觳列痛鎯ζ骶哂蠩EPROM的特點，可在計算機內(nèi)進行擦除和編程，它的讀取時間與DRAM相似，而寫時間與磁盤驅(qū)動器相當(dāng)?？觳列痛鎯ζ饔?V或12V兩種供電方式。對于便攜機來講，用5V電源更為合適?？觳列痛鎯ζ鞑僮骱啽悖幊?、擦除、校驗等工作均已編成程序，可由配有快擦型存儲器系統(tǒng)的中央處理機予以控制?？觳列痛鎯ζ骺商娲鶨EPROM，在某些應(yīng)用場合還可取代SRAM，尤其是對于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲器后可省去電池?？觳列痛鎯ζ鞯姆且资院涂焖僮x取的特點，能滿足固態(tài)盤驅(qū)動器的要求，同時，可替代便攜機中的ROM，以便隨時寫入最新版本的操作系統(tǒng)?？觳列痛鎯ζ鬟€可應(yīng)用于激光打印機、條形碼閱讀器、各種儀器設(shè)備以及計算機的外部設(shè)備中。第十九頁，共七十九頁，編輯于2023年，星期日半導(dǎo)體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失RAM（NVRAM）PSRAMMPRAMFPRAM掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）OTPROM電擦除可編程ROM（EEPROM）FLASHROM第二十頁，共七十九頁，編輯于2023年，星期日5.1.2半導(dǎo)體存儲器的特點1、存儲容量2、速度:分存取時間TA和存取周期TAC3、功耗:分維持功耗和操作功耗4、可靠性:平均無故障時間MTBF5、性價比第二十一頁，共七十九頁，編輯于2023年，星期日(1)用字數(shù)位數(shù)表示，以位為單位。常用來表示存儲芯片的容量，如1K4位，表示該芯片有1K個單元(1K=1024)，每個存儲單元的長度為4位。(2)用字節(jié)數(shù)表示容量，以字節(jié)為單位，如128B，表示該芯片有128個單元，每個存儲單元的長度為8位。現(xiàn)代計算機存儲容量很大，常用KB、MB、GB和TB為單位表示存儲容量的大小。其中，1KB＝210B＝1024B；1MB＝220B＝1024KB；1GB＝230B＝l024MB；1TB＝240B＝1024GB。顯然，存儲容量越大，所能存儲的信息越多，計算機系統(tǒng)的功能便越強。1．存儲容量返回上一張第二十二頁，共七十九頁，編輯于2023年，星期日

2．存取時間存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。例如，讀出時間是指從CPU向存儲器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出為止所用的時間。顯然，存取時間越小，存取速度越快。3．存儲周期

連續(xù)啟動兩次獨立的存儲器操作(如連續(xù)兩次讀操作)所需要的最短間隔時間稱為存儲周期。它是衡量主存儲器工作速度的重要指標。一般情況下，存儲周期略大于存取時間。4．功耗

功耗反映了存儲器耗電的多少，同時也反映了其發(fā)熱的程度。

返回上一張第二十三頁，共七十九頁，編輯于2023年，星期日5．可靠性

可靠性一般指存儲器對外界電磁場及溫度等變化的抗干擾能力。存儲器的可靠性用平均故障間隔時間MTBF(MeanTimeBetweenFailures)來衡量。MTBF可以理解為兩次故障之間的平均時間間隔。MTBF越長，可靠性越高，存儲器正常工作能力越強。6．集成度集成度指在一塊存儲芯片內(nèi)能集成多少個基本存儲電路，每個基本存儲電路存放一位二進制信息，所以集成度常用位/片來表示。返回上一張第二十四頁，共七十九頁，編輯于2023年，星期日7．性能/價格比

性能/價格比(簡稱性價比)是衡量存儲器經(jīng)濟性能好壞的綜合指標，它關(guān)系到存儲器的實用價值。其中性能包括前述的各項指標，而價格是指存儲單元本身和外圍電路的總價格。第二十五頁，共七十九頁，編輯于2023年，星期日CELL行選擇線X5.2RAM5.2.1SRAM一、SRAM的內(nèi)部結(jié)構(gòu)第二十六頁，共七十九頁，編輯于2023年，星期日CELLCELLCELL…CELLCELLCELL…≥≥……………行地址譯碼CELLCELLCELL…X0X1X15Y0Y1Y15行地址譯碼A3A2A1A0A7A6A5A4D0D1D7……………第二十七頁，共七十九頁，編輯于2023年，星期日二、SRAM的結(jié)構(gòu)及組成1、單譯碼結(jié)構(gòu)2、雙譯碼結(jié)構(gòu)3、作用4、優(yōu)點：不用刷新，速度快缺點：功耗大，集成度低第二十八頁，共七十九頁，編輯于2023年，星期日三、SRAM芯片實例常用典型的SRAM芯片有6116、6264、62256等61166264第二十九頁，共七十九頁，編輯于2023年，星期日半導(dǎo)體存儲器存儲矩陣地址總線I/O緩沖器數(shù)據(jù)總線讀寫控制/動態(tài)刷新電路RAS#DRAM芯片的結(jié)構(gòu)地址鎖存器CAS#WE#5.2.2動態(tài)讀寫存儲器DRAM第三十頁，共七十九頁，編輯于2023年，星期日半導(dǎo)體存儲器DRAM的特點所用管子少，芯片位密度高功耗小需要刷新存取速度慢DRAM主要用來做內(nèi)存DRAM的種類FPMDRAM 存取時間80~100nsEDODRAM 存取時間50~70ns SDRAM 存取時間6~10ns第三十一頁，共七十九頁，編輯于2023年，星期日SIMM——SingleInlineMemoryModule單列直插式內(nèi)存模塊72線：32位數(shù)據(jù)、12位行列公用地址、RAS#、CAS#等在Pentium微型機中必須成對使用FPM/EDO半導(dǎo)體存儲器DRAM內(nèi)存條的種類DIMM——DualInlineMemoryModule雙列直插式內(nèi)存模塊168線：64位數(shù)據(jù)、14位行列公用地址、RAS#、CAS#等可單數(shù)使用FPM/EDO/SDRAMDRAM內(nèi)存條的種類第三十二頁，共七十九頁，編輯于2023年，星期日5.4CPU與存儲器的連接5.4.1CPU與存儲器的連接時應(yīng)注意的問題5.4.2存儲器片選信號的產(chǎn)生方式和譯碼電路5.4.3CPU（8088系列）與存儲器的連接返回本章首頁第三十三頁，共七十九頁，編輯于2023年，星期日譯碼器存儲器CPU及其配置芯片DBABABCB第三十四頁，共七十九頁，編輯于2023年，星期日5.4.1CPU與存儲器的連接時應(yīng)注意的問題1．CPU總線的帶負載能力8086和8088本身可帶5個14LS或74HC(CMOS)系統(tǒng)較大時用AB、CB采用單向緩沖DB采用雙向緩沖2．CPU的時序與存儲器的存取速度之間的配合CPU發(fā)出命令后，存儲器必須在規(guī)定的時間內(nèi)譯碼完成讀寫操作。3、存儲器的組織、地址分配與片選問題返回本節(jié)第三十五頁，共七十九頁，編輯于2023年，星期日5.4.2存儲器片選信號的產(chǎn)生方式和譯碼電路

1．片選信號的產(chǎn)生方式（1）線選方式（線選法）（2）局部譯碼選擇方式（部分地址譯碼法）（3）全局譯碼選擇方式（全地址譯碼法）第三十六頁，共七十九頁，編輯于2023年，星期日AD0~AD15CLKRESETREADYCLKRESETREADY8284RESETREADYX1X2GNDVCCA16/S3~A19/S6ALEBHE8282*3STBDI0~DI7TOEDENDT/RM/IOWRINTARDHOLDINTRHLDA8286*2ABDBNMI第三十七頁，共七十九頁，編輯于2023年，星期日一、存儲器基本模型譯碼器存儲器DBABA0~AnD0~D7A0~AnD0~D7An+1~AxABCPU及其配置芯片CB在微型系統(tǒng)中，CPU對存儲器進行讀寫操作，首先要由地址總線給出地址信號，選擇要進行讀/寫操作的存儲單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號，最后才能在數(shù)據(jù)總線上進行數(shù)據(jù)交換。存儲器芯片與CPU之間的連接，實質(zhì)上就是其與系統(tǒng)總線的連接，包括(1)地址線的連接；(2)數(shù)據(jù)線的連接；(3)控制線的連接。第三十八頁，共七十九頁，編輯于2023年，星期日地址線的位數(shù)：地址線的位數(shù)決定了存儲器芯片內(nèi)可尋址的單元數(shù)目，如Intel6264(8K×8)有13條地址線，則可尋址的單元數(shù)為8K個.數(shù)據(jù)線的根數(shù)：決定一次輸入輸出的數(shù)據(jù)的寬度，如Intel6264(8K×8)有8條數(shù)據(jù)線，則每次可操作數(shù)據(jù)為8位綜上，6264總的容量為8KB=8K×8bit=64Kbit控制線：RAM芯片的控制引腳信號一般有：芯片選擇信號、讀/寫控制信號，對動態(tài)RAM（DRAM）還有行、列地址選通信號。譯碼器存儲器DBABA0~AnD0~D7A0~AnD0~D7An+1~AxABCPU及其配置芯片CB第三十九頁，共七十九頁，編輯于2023年，星期日二、存儲器片選端處理1、地址線的運用譯碼器存儲器DBABA0~AnD0~D7A0~AnD0~D7An+1~AxABCPU及其配置芯片（1）線選法（2）局部譯碼選擇方式（部分地址譯碼法）（3）全局譯碼選擇方式（全地址譯碼法）2、譯碼器的選擇（1）組合邏輯電路（2）集成電路譯碼（3）FPGA等（4）開關(guān)式可選擇譯碼電路第四十頁，共七十九頁，編輯于2023年，星期日1、地址線的運用（1）線選方式（線選法）（2）局部譯碼選擇方式（部分地址譯碼法）（3）全局譯碼選擇方式（全地址譯碼法）2、譯碼器的選擇（1）組合邏輯電路（2）集成電路譯碼（3）FPGA（4）開關(guān)式可選擇譯碼電路第四十一頁，共七十九頁，編輯于2023年，星期日D0~D78086及其配置芯片DBABD0~D7D0~D7A13A0~A126264A0~A12O≥1、線選法地址范圍為00000H~01FFFH×××××A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….00000000000000×××××01111111111111或0FC000H~0FDFFFH………..××第四十二頁，共七十九頁，編輯于2023年，星期日“1”“1”“1”“0”01234567YYYYYYYY74LS138D0~D78086及其配置芯片DBABD0~D7D0~D7A15A0~A126264A0~A13A14A13A17A162、部分地址譯碼法××0001A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….00000000000000××000101111111111111地址范圍為02000H~03FFFH也可為0C2000H~0C3FFFH………….第四十三頁，共七十九頁，編輯于2023年，星期日“1”“1”“1”“0”01234567YYYYYYYY74LS138D0~D78086及其配置芯片DBABD0~D7D0~D7A15A0~A126264A0~A12A14A13A16A17A18A19OO≥3、全地址譯碼法地址范圍為02000H~03FFFH000000A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….1000000000000000000011111111111111第四十四頁，共七十九頁，編輯于2023年，星期日三、存儲器容量的擴展1、位擴展(加大字長)

[例]用8個16K×1bit芯片組成16K×8bit的存儲器。……A0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D7第四十五頁，共七十九頁，編輯于2023年，星期日CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3譯碼器A14A15123D0~D3D0~D3D0~D3D0~D32、字擴展擴充字節(jié)容量第四十六頁，共七十九頁，編輯于2023年，星期日5.4.3CPU（8088系列）與存儲器的連接

例5-2(P279頁)設(shè)計一個基于8088CPU的微機系統(tǒng)，其存儲系統(tǒng)ROM和RAM容量分別為256K,分別選用27256和62256。1、ROM器件及空間選取2、RAM器件及空間選取3、地址譯碼方案及各器件地址分配4、依照方案繪制電路圖第四十七頁，共七十九頁，編輯于2023年，星期日例5-2(P361頁)設(shè)計一個基于8088CPU的微機系統(tǒng)，其存儲系統(tǒng)ROM和RAM容量分別為256KB,分別選用27256和62256。1、ROM器件及空間選取CPU上電復(fù)位總是從固定地址執(zhí)行，并且不能變。1)8088的CS：IP復(fù)位后為FFFFH：0000H即FFFF0H，故放于高位。轉(zhuǎn)向系統(tǒng)程序或監(jiān)控程序。不同CPU不同,用ROM。2)27256為32K×8bit，故需要32KB×8個=256KB。地址空間為C0000H~FFFFFH110000A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….0000000000000011111111111111111111第四十八頁，共七十九頁，編輯于2023年，星期日例5-2(P361頁)設(shè)計一個基于8088CPU的微機系統(tǒng)，其存儲系統(tǒng)ROM和RAM容量分別為256KB,分別選用27256和62256。2、RAM器件及空間選取CPU上電復(fù)位總是從固定地址執(zhí)行，并且不能變。1)CPU對RAM的要求。由于8088的中斷向量表在低地址即00000H~003FFH。2)62256為32K×8bit，故需要32KB×8個=256KB。地址空間為00000H~3FFFFH000000A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….0000000000000000111111111111111111第四十九頁，共七十九頁，編輯于2023年，星期日例5-2(P361頁)設(shè)計一個基于8088CPU的微機系統(tǒng)，其存儲系統(tǒng)ROM和RAM容量分別為256KB,分別選用27256和62256。3、地址譯碼方案及各器件地址分配由于用8個27256和8個62256，可以用一個74LS154，但低位和高位的固定，故不可選取。地址空間為00000H~3FFFFH和C0000H~FFFFFH可以用權(quán)地址譯碼區(qū)分，用一個74LS139即可。(分成4個頁)而內(nèi)部的8個芯片可分別采用138進行字擴展。(8個子頁)頁號139輸入連A19A18139輸出地址范圍00000000H~3FFFFH10140000H~7FFFFH21080000H~C0FFFH311C0000H~FFFFFH第五十頁，共七十九頁，編輯于2023年，星期日子頁號138輸入連A17A16A15138輸出ROM地址范圍0000C0000H~C7FFFH1001C8000H~CFFFFH2010D0000H~D7FFFH3011D8000H~DFFFFH4100E0000H~E7FFFH5101E8000H~EFFFFH6110F0000H~F7FFFH7111F8000H~FFFFFH子頁號138輸入連A17A16A15138輸出RAM地址范圍000000000H~07FFFH100108000H~0FFFFH201010000H~17FFFH301118000H~1FFFFH410020000H~27FFFH510128000H~2FFFFH611030000H~37FFFH711138000H~3FFFFH？？？？？0A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

………………………….00000000000000？？？？？111111111111111第五十一頁，共七十九頁，編輯于2023年，星期日CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A14~A0CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEWEOED0~D7A0~A14CEOED0~D7A14~A0“1”“1”“1”“0”01234567YYYYYYYY0123YYYY“1”“1”“1”“0”01234567YYYYYYYY+5VD0~D7A14~A0A19A18A17A16A15第五十二頁，共七十九頁，編輯于2023年，星期日第五十三頁，共七十九頁，編輯于2023年，星期日*補充：8086的16位存儲器接口數(shù)據(jù)總線為16位，但存儲器按字節(jié)進行編址用兩個8位的存儲體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號體選信號和讀寫控制如何產(chǎn)生？如何連接？第五十四頁，共七十九頁，編輯于2023年，星期日*8086的16位存儲器接口讀寫數(shù)據(jù)有以下幾種情況：讀寫從偶數(shù)地址開始的16位的數(shù)據(jù)讀寫從奇數(shù)地址開始的16位的數(shù)據(jù)讀寫從偶數(shù)地址開始的8位的數(shù)據(jù)讀寫從奇地址開始的8位的數(shù)據(jù)8086讀寫16位數(shù)據(jù)的特點：讀16位數(shù)據(jù)時會讀兩次，每次8位。讀高字節(jié)時BHE=0，A0=1；讀低字節(jié)時BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫16位數(shù)據(jù)時一次寫入。BHE和A0同時為0同時使用全部數(shù)據(jù)線D15～D0第五十五頁，共七十九頁，編輯于2023年，星期日*8086的16位存儲器接口兩種譯碼方法獨立的存儲體譯碼器每個存儲體用一個譯碼器；缺點：電路復(fù)雜，使用器件多。獨立的存儲體寫選通譯碼器共用，但為每個存儲體產(chǎn)生獨立的寫控制信號但無需為每個存儲體產(chǎn)生獨立的讀信號，因為8086每次僅讀1字節(jié)。對于字，8086會連續(xù)讀2次。電路簡單，節(jié)省器件。第五十六頁，共七十九頁，編輯于2023年，星期日1）獨立的存儲體譯碼器D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號線的連接方法MEMW#信號同時有效，但只有一個存儲體被選中讀16位數(shù)據(jù)時每個體被選中幾次？第五十七頁，共七十九頁，編輯于2023年，星期日2）獨立的存儲體寫選通D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個存儲體用不同的讀控制信號讀16位數(shù)據(jù)時每個體被選中幾次？第五十八頁，共七十九頁，編輯于2023年，星期日5.5IBM-PC/XT中的存儲器，擴展存儲器及其管理

5.5.1存儲空間的分配5.5.2ROM子系統(tǒng)5.5.3RAM子系統(tǒng)4.5.4尋址范圍5.5.4尋址范圍5.5.5存儲器的管理5.5.6高速緩存器Cache返回本章首頁第五十九頁，共七十九頁，編輯于2023年，星期日5.5.1存儲空間的分配圖4-22IBMPC/XT存儲空間的分配返回本節(jié)第六十頁，共七十九頁，編輯于2023年，星期日5.5.2ROM子系統(tǒng)其功能為：DOS引導(dǎo)程序；硬件中斷管理程序；系統(tǒng)配置分析程序；系統(tǒng)冷啟動，熱啟動和自測試；字符圖形發(fā)生器；第六十一頁，共七十九頁，編輯于2023年，星期日5.5.4尋址范圍表4-6不同CPU的尋址范圍返回本節(jié)第六十二頁，共七十九頁，編輯于2023年，星期日5.5.5存儲器的管理1．實地址方式實地址方式是80286~80486最基本的工作方式，尋址范圍只能在1MB范圍內(nèi)，故不能管理和使用擴展存儲器。它在復(fù)位時，啟動地址為FFFF0H，在此安裝一個跳轉(zhuǎn)指令，進入上電自檢和自舉程序。

第六十三頁，共七十九頁，編輯于2023年，星期日2．虛地址保護方式（1）存儲器管理機制：80386先使用段機制，把包含兩個部分的虛擬地址空間轉(zhuǎn)化為一個中間地址空間的地址，然后再用分頁機制把線性地址轉(zhuǎn)化為物理地址（2）分段分頁機制：是所管理的存儲器塊具有固定的大小它把線性地址空間中的任一頁映射到物理空間的一頁。第六十四頁，共七十九頁，編輯于2023年，星期日（3）保護：第一是保護操作系統(tǒng)的存儲段和其專用處理寄存器不被應(yīng)用程序所破壞；第二是為每一個任務(wù)分配不同的虛地址空間，從而使不同任務(wù)之間完全隔離，實現(xiàn)任務(wù)的保護。（4）虛擬存儲器的概念：由存儲器管理機制以及一個大容量的快速硬盤存儲器或光盤支持。第六十五頁，共七十九頁，編輯于2023年，星期日3．虛擬8086方式支持存儲管理、保護及多任務(wù)環(huán)境中執(zhí)行8086程序，創(chuàng)建一個在虛擬8086方式下執(zhí)行8086程序的任務(wù)，可以使CPU同時執(zhí)行三個任務(wù)：以32位虛地址保護方式執(zhí)行第一個任務(wù)的80386程序；以16位虛地址保護方式執(zhí)行第二個任務(wù)的80286程序；以虛擬8086方式執(zhí)行第三個任務(wù)的8086程序。返回本節(jié)第六十六頁，共七十九頁，編輯于2023年，星期日微型機的存儲系統(tǒng)Cache存儲系統(tǒng)解決速度問題虛擬存儲系統(tǒng)解決容量問題高速緩沖存儲器主存儲器主存儲器磁盤存儲器第六十七頁，共七十九頁，編輯于2023年，星期日5.4高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級體系結(jié)構(gòu)第六十八頁，共七十九頁，編輯于2023年，星期日1）為什么需要高速緩存？CPU工作速度與內(nèi)存工作速度不匹配例如，800MHz的PIIICPU的一條指令執(zhí)行時間約為1.25ns，而133MHz的SDRAM存取時間為7.5ns，即83%的時間CPU都處于等待狀態(tài)，運行效率極低。解決：CPU插入等待周期——降低了運行速度；采用高速RAM——成本太高；在CPU和RAM之間插入高速緩存——成本上升不多、但速度可大幅度提高。第六十九頁，共七十九頁，編輯于2023年，星期日2）工作原理基于程序執(zhí)行的兩個特征：程序訪問的局部性：過程、循環(huán)、子程序。數(shù)據(jù)存取的局部性：數(shù)據(jù)相對集中存儲。存儲器的訪問相對集中的特點使得我們可以把頻繁訪問的指令、數(shù)據(jù)存放在速度非常高（與CPU速度相當(dāng)）的SRAM——高速緩存CACHE中。需要時就可以快速地取出。第七十頁，共七十九頁，編輯于2023年，星期日取指令、數(shù)據(jù)時先到CACHE中查找：找到（稱為命中）——直接取出使用；沒找到——到RAM中取，并同時存放到CACHE中，以備下次使用。只要命中率相當(dāng)高，就可