數(shù)字邏輯及電路復(fù)習(xí)題及答案

--.z..z.“數(shù)字規(guī)律與電路“復(fù)習(xí)題第一章 數(shù)字規(guī)律根底〔數(shù)制與編碼〕一、選擇題以下代碼中為無權(quán)碼的為CD。A.8421BCD碼 B.5421BCD碼 C.余三碼 D.格雷碼2．以下代碼中為恒權(quán)碼的為AB 。A.8421BCD碼 B.5421BCD碼 C.余三碼 D.格雷碼一位十六進(jìn)制數(shù)可以用C位二進(jìn)制數(shù)來表示。A.１ B.２ C.４ D.16258421BCD碼表示為B。A.10101 B.00100101 C. 100101 D.10101在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是CD 。A.〔256〕10 B.〔127〕10 C.〔FF〕16 〕10與十進(jìn)制數(shù)〔53.5〕等值的數(shù)或代碼為ABCD。10A.(01010011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)8747.3AB。8A.(100111.011)2 B.(27.6)16 C.(27.3)16 D.(100111.11)2BCDCD。奇偶校驗碼 B.格雷碼C.8421碼 D.余三碼二、推斷題〔正確打√，錯誤的打×〕1.方波的占空比為0.5〔√〕2. 8421碼1001比0001大〔×〕3.數(shù)字電路中用“1〞和“0√〕4．√〕5．八進(jìn)制數(shù)〔1717√〕8 10584211√〕十進(jìn)制數(shù)〔9〕比十六進(jìn)制數(shù)〔9〕小〔× 〕10 16〕10

時，在校驗位上消滅了1時，說明在傳送過√〕三、填空題數(shù)字信號的特點是在 時間上和 幅值上都是斷續(xù)變化的其高電平和低電尋常用1和 0來表示。分析數(shù)字電路的主要工具是 規(guī)律代數(shù) ，數(shù)字電路又稱作規(guī)律電路 。在數(shù)字電路中，常用的計數(shù)制除十進(jìn)制外，還有二進(jìn)制 、八進(jìn)制 、 進(jìn)制 。常用的BCD碼有8421BCD碼 、2421BCD碼 、5421BCD碼 、余三碼 常用的牢靠性代碼有 格雷碼、 奇偶校驗碼 。5.〔10110010.1011〕= ( 262.54 )= (B2.B )2 8 1600106. (35.4)=〔 11101.1 〕= ( 29.5 )= ( 1D.8 )= (00108 2 10 168421BCD1001.0101 )8421BCD7.〔39.75)=〔100111.11〕= ( 47.6) = ( 27.C)10 8 1616 2 8 8. (5E.C)=〔 1011110.11 〕=(136.6)= ( 94.75)= ( 1001 0100.011116 2 8 0101)01018421BCD9.〔01111000) =〔 1001110 〕= ( 116 )= ( 78 )=8421BCD 2 8 10( 4E )16四、思考題在數(shù)字系統(tǒng)中為什么要承受二進(jìn)制？10兩種不同的狀態(tài)。格雷碼的特點是什么？為什么說它是牢靠性代碼？這個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為牢靠性代碼。奇偶校驗碼的特點是什么？為什么說它是牢靠性代碼？1能消滅的錯誤。第一章 數(shù)字規(guī)律根底〔函數(shù)與化簡〕一、選擇題1. 以下表達(dá)式中符合邏輯運算法則的是A.C·C=C2 B.1+1=10 C.0<1D。D.A+1=1規(guī)律變量的取值１和０可以表示： ABCD 。開關(guān)的閉合、斷開 B.電位的高、低 C.真與假 D.電流的有、無當(dāng)規(guī)律函數(shù)有n個變量時，共有D個變量取值組合？n B.2n C.n2 D.2n規(guī)律函數(shù)的表示方法中具有唯一性的是 AD 。A.真值表 B.表達(dá)式 C.邏輯圖 D.卡諾圖F=AB+BD+CDE+AD=ＡＣ 。ABDB.(AB)D C.(AD)(BD)D.(AD)(BD)規(guī)律函數(shù)F=A(AB) =Ａ 。B B.A C.AB D.AB求一個規(guī)律函數(shù)F的對偶式，可將F中的ＡＣＤ A.“·〞換成“+〞，“+〞換成“·〞0110常數(shù)不變8．A+BC=Ｃ 。A、A+B B、A+C C〔A+B〔A+C〕 D、B+C9．在何種輸入情況下，“與非〞運算的結(jié)果是邏輯0。 ＤA．全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是10．在何種輸入情況下，“或非〞運算的結(jié)果是邏輯0。 ＢＣＤA．全部輸入是0 B.全部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為1二、推斷題〔正確打√，錯誤的打×〕×√3．√4．由于規(guī)律表達(dá)式A+B+AB=A+B成立，所以AB=0×〕5．假設(shè)√〕×〕7．規(guī)律函√〕8．規(guī)律函數(shù)Y=AB+AB+BC+BC×〕9．由于規(guī)律表達(dá)式ABAB+AB=A+B+AB成立，所以ABAB=A+B×〕10．對規(guī)律函數(shù) Y=AB+AB+BC+BC利用代入規(guī)章，令 A=BC 代入，得 BCB+BCB+BC+BC=BC+BC成立〔×〕-三、填空題規(guī)律代數(shù)又稱為布爾 代數(shù)。最根本的規(guī)律關(guān)系有與 、或 、 非三種。常用的導(dǎo)出規(guī)律運算為 與非 、或非 、與或非 、 同或 、 異或 。規(guī)律函數(shù)的常用表示方法有 規(guī)律表達(dá)式 、 真值表 、 規(guī)律圖。規(guī)律代數(shù)中與一般代數(shù)相像的定律有交換律 、 安排律 、 結(jié)合律 根定律又稱為 反演定律 。規(guī)律代數(shù)的三個重要規(guī)章是代入規(guī)章 、對偶規(guī)章 、 反演規(guī)章 。規(guī)律函數(shù)F=A+B+CD的反函數(shù) 。規(guī)律函數(shù)F=A〔B+C〕·1的對偶函數(shù)是 。添加項公式AB+AC+BC=AB+AC的對偶式為 。規(guī)律函數(shù)F=ABCD+A+B+C+D= １。規(guī)律函數(shù)F=ABABABAB= ０。函數(shù)的對偶式為AB+CDBC，則它的原函數(shù)為 。四、思考題規(guī)律代數(shù)與一般代數(shù)有何異同？都有輸入＼輸出變量，都有運算符號，且有形式上相像的*些定理，但規(guī)律代數(shù)的取值只能有０和１兩種，而一般代數(shù)不限，且運算符號所代表的意義不同。規(guī)律函數(shù)的三種表示方法如何相互轉(zhuǎn)換？與或表達(dá)式或最小項表達(dá)式易于列出真值表。由于真值表具有唯一性。對偶規(guī)章有什么用處？可使公式的推導(dǎo)和記憶削減一半，有時可利于將或與表達(dá)式化簡。其次章 規(guī)律門電路一、選擇題三態(tài)門輸出高阻狀態(tài)時， ＡＢＤ 是正確的說法。用電壓表測量指針不動B.相當(dāng)于懸空 C.電壓不高不低 D.測量電阻指針不動以下電路中可以實現(xiàn)“線與〞功能的有ＣＤ 。與非門 B.三態(tài)輸出門 C.集電極開路門 D.漏極開路門3．以下電路中常用于總線應(yīng)用的有Ａ。. z.--.z..z.A.TSL門 B.OC門 C.漏極開路門 4．邏輯表達(dá)式Y(jié)=AB可以用 Ｃ 實現(xiàn)。A.或門 B.非門 C.與門在正規(guī)律系統(tǒng)中TTL電路的以下輸入中ＡＢＣ 相當(dāng)于輸入規(guī)律“1〞。A.懸空 B.經(jīng)2.7kΩ電阻接電源C.經(jīng)2.7kΩ電阻接地 6．對于TTL與非門閑置輸入端的處理，可以ＡＢＤ 。A.接電源 B.通過電阻3kΩ接電源 C.接地D.與有用輸入端并聯(lián)TTLRＣ。IA.＞R B.＜R C.R＜R＜R D.＞RON OFF OFF I ON OFF二、推斷題〔正確打√，錯誤的打×〕TTLV√〕CC當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為規(guī)律1√〕3．√〕4．74LS007400√〕CMOSTTL√〕×〕TTL√〕一般TTL×〕CMOSOD√〕TTLOC√〕三、填空題集電極開路門的英文縮寫為ＯＣ門，工作時必需外加電源 和負(fù)載 。OC門稱為 集電極開路門 門多個OC門輸出端并聯(lián)到一起可實現(xiàn)線與 功能。TTL與非門電壓傳輸特性曲線分為飽和 區(qū)、轉(zhuǎn)折區(qū)、線性區(qū)、截止 區(qū)。第三章 組合規(guī)律電路一、選擇題以下表達(dá)式中不存在競爭冒險的有ＣＤ。Y=B+AB B.Y=AB+BC C.Y=ABC+AB D.Y=(A+B)AD假設(shè)在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為Ｂ A.5 B.6 C.10 D.50一個16選1的數(shù)據(jù)選擇器，其地址輸入〔選擇掌握輸入〕端有Ｃ個。A.1 B.2 C.4 D.16以下各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有Ｄ。F=BC+AC+ABB.F=AC+BC+ABC.F=AC+BC+AB+ABD.F=BC+AC+AB+BC+AB+ACE.F=BC+AC+AB+AB函數(shù)F=AC+AB+BC，當(dāng)變量的取值為ACD 冒險現(xiàn)象。A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0Y*iAi之間的規(guī)律表達(dá)式為Y=A。AAX+AAX+AAX+AAXB.AAXC.AAX D.AAX1 0 0 1 01 1 0 2 1 0 3 1 0 0 101 10 3一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有E 個。A.1 B.2 C.3 D.4 E.8在以下規(guī)律電路中，不是組合規(guī)律電路的有D 。譯碼器 B.編碼器 C.全加器 D.存放器八路數(shù)據(jù)安排器，其地址輸入端有C 個。A.1 B.2 C.3 D.4 E.8組合規(guī)律電路消退競爭冒險的方法有AB 。修改邏輯設(shè)計 B.在輸出端接入濾波電容C.后級加緩沖電路 D.屏蔽輸入信號的尖峰干擾二、推斷題〔正確打√，錯誤的打×〕×〕√〕√〕半導(dǎo)體數(shù)碼(LED)顯示器的工作電流大，每筆劃約10mA左右，因此，需要考慮電流√〕共陰接法LED數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動√〕√〕×〕×〕三、填空題LED數(shù)碼顯示器的部接法有兩種形式：共陰 接法和共陽 接法。對于共陽接法的LED數(shù)碼顯示器，應(yīng)承受低電平電平驅(qū)動的七段顯示譯碼器。消退竟?fàn)幟半U的方法有修改規(guī)律設(shè)計 、接入濾波電容 、 沖 等。第四章時序規(guī)律電路〔觸發(fā)器〕一、選擇題N個觸發(fā)器可以構(gòu)成能存放B 位二進(jìn)制數(shù)碼的存放器。A.N-1 B.N C.N+1 D.2N一個觸發(fā)器可記錄一位二進(jìn)制代碼，它有C 個穩(wěn)態(tài)。A.0 B.1 C.2 D.3 E.4存儲8位二進(jìn)制信息要D 個觸發(fā)器。A.2 B.3 C.4 D.8對于T觸發(fā)器，假設(shè)原態(tài)Qn=0，欲使態(tài)Qn+1=1，應(yīng)使輸入T=ＢＤ 。0 B.1 C.Q D.Q對于T觸發(fā)器，假設(shè)原態(tài)Qn=1，欲使態(tài)Qn+1=1，應(yīng)使輸入T=AD 。0 B.1 C.Q D.Q對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=C 。0 B.1 C.Q D.QJKJ=K，則可完成C觸發(fā)器的規(guī)律功能。RS B.D C.T D.Tˊ欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 ABDE 。J=K=0 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=0 E.J=0,K=Q欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 ACDE 。J=K=1 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=1 E.J=1,K=Q欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端BCD 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=1欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端 BCE。A.J=K=1 B.J=1,K=0 C.J=K=Q D.J=K=0 E.J=Q,K=0欲使D觸發(fā)器按Qn+1=Qn工作，應(yīng)使輸入D=D 。0 B.1 C.Q D.Q以下觸發(fā)器中，沒有約束條件的是D。RSB.RS觸發(fā)器C.RS觸發(fā)器D.D描述觸發(fā)器的規(guī)律功能的方法有ABCD。狀態(tài)轉(zhuǎn)換真值表B.特性方程 C.狀態(tài)轉(zhuǎn)換圖 D.狀態(tài)轉(zhuǎn)換卡諾圖為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使A 。J=D,K=D B.K=D,J=D C.J=K=D D.J=K=D二、推斷題〔正確打√，錯誤的打×〕DQn+1=DQn×〕RS觸發(fā)器的約束條件RS=0表示不允許消滅R=S=1√〕JKJKJK√〕假設(shè)要實現(xiàn)一個可暫停的一位二進(jìn)制計數(shù)器，掌握信號A=0計數(shù)，A=1保持，可選TT=A×〕由兩個TTL或非門構(gòu)成的根本RS觸發(fā)器，當(dāng)R=S=0×對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1×〕三、填空題觸發(fā)器有 2個穩(wěn)態(tài)，存儲8位二進(jìn)制信息要8 個觸發(fā)器。一個根本RSR+S=1，則它不允許輸入S=0R=0的信號。觸發(fā)器有兩個互補的輸出端QQ定義觸發(fā)器的1狀態(tài)為Q=1Q=00狀態(tài)為 Q=0、Q=1，可見觸發(fā)器的狀態(tài)指的是Q 端的狀態(tài)。一個根本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是 RS=0 。第四章時序規(guī)律電路〔分析與設(shè)計〕一、選擇題同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是A。A.工作速度高 B.觸發(fā)器利用率高 C.電路簡潔 D.不受時鐘CP掌握。2．把一個五進(jìn)制計數(shù)器與一個四進(jìn)制計數(shù)器串聯(lián)可得到D進(jìn)制計數(shù)器。A.4 B.5 C.9 D.20以下規(guī)律電路中為時序規(guī)律電路的是Ｃ。譯碼器 B.加法器 C.數(shù)碼存放器 D.數(shù)據(jù)選擇器N個觸發(fā)器可以構(gòu)成最大計數(shù)長度〔進(jìn)制數(shù)〕為Ｄ 的計數(shù)器。A.N B.2N C.N2 D.2N N個觸發(fā)器可以構(gòu)成能存放Ｂ位二進(jìn)制數(shù)碼的存放器。A.N-1 B.N C.N+1 D.2N五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為Ａ A.5 B.10 C.25 D.32同步時序電路和異步時序電路比較，其差異在于后者 Ｂ 。沒有觸發(fā)器 有統(tǒng)一的時鐘脈沖掌握C.沒有穩(wěn)定狀態(tài) D.輸出只與部狀態(tài)有關(guān)要Ｂ個觸發(fā)器。A.3 B.4 C.5 D.10制計數(shù)器，最少應(yīng)使用Ｂ級觸發(fā)器。A.2 B.3 C.4 D.8Ｄ個脈沖后，8A.1 B.2 C.4 D.8到十進(jìn)制數(shù)178，則最少需要Ｄ個觸發(fā)器。A.2 B.6 C.7 D.8 E.10*100KH8ZＢ時間。A.10μS B.80μS C.100μS D.800ms假設(shè)用JK觸發(fā)器來實現(xiàn)特性方程為Qn+1=AQn+AB，則JK端的方程為ＡＢ A.J=AB，K=A+B B.J=AB，K=ABC.J=A+B，K=AB D.J=AB，K=AB假設(shè)要設(shè)計一個脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用Ｃ 器。A.2 B.3 C.4 D.10二、推斷題〔正確打√，錯誤的打×〕√〕√〕×〕CP√〕×〕環(huán)形計數(shù)器在每個時鐘脈沖CP×〕√〕×〕×〕10．DQn1DQnD觸發(fā)器不是時序×〕在同步時序電路的設(shè)計中，假設(shè)最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)√〕把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15×〕×〕利用反響歸零法獲得NS只是短暫N的過渡狀態(tài)，不能穩(wěn)定而是馬上變?yōu)?√〕三、填空題存放器依據(jù)功能不同可分為兩類：移位 存放器和 數(shù)碼 存放器。數(shù)字電路依據(jù)是否有記憶功能通?？煞譃閮深悾?組合規(guī)律電路 、 規(guī)律電路 。由四位移位存放器構(gòu)成的挨次脈沖發(fā)生器可產(chǎn)生 ４個挨次脈沖。時序規(guī)律電路依據(jù)其觸發(fā)器是否有統(tǒng)一的時鐘掌握分為同步 時序電路和異步時序電路。第五章半導(dǎo)體存儲器一、選擇題1．一個容量為1K×8的存儲器有 ＢＤ個存儲單元。A.8 B.8K C.8000D.81922．要構(gòu)成容量為4K×8的RAM，需要Ｄ片容量為256×4的RAM。A.2 B.4 C.8D.32尋址容量為16K×8的RAM需要Ｃ 根地址線。A.4 B.8 C.14 D.16E.16K假設(shè)RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線〔即字線+位線〕共有 Ｃ 條。A.8 B.16 C.32 D.256*存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為Ｃ A.8×3 B.8K×8 C.256×8 D.256×256承受對稱雙地址構(gòu)造尋址的1024×1的存儲矩陣有C。A.10行10列 B.5行5列 C.32行32列 D.1024行1024列隨機存取存儲器具有Ａ 功能。讀/寫 B.無讀/寫 C.只讀 D.只寫欲將容量為128×1的RAM擴(kuò)展為1024×8，則需要掌握各片選端的關(guān)心譯碼器的輸出端數(shù)為 Ｄ 。A.1 B.2 C.3 D.8欲將容量為256×1的RAM擴(kuò)展為1024×8，則需要掌握各片選端的關(guān)心譯碼器的輸入端數(shù)為Ｂ 。A.4 B.2 C.3 D.810．只讀存儲器ROM在運行時具有Ａ 讀/無寫 B.無讀/寫 C.讀/寫 D.無讀/無寫11．只讀存儲器ROM中的容，當(dāng)電源斷掉后又接通，存儲器中的容 Ｄ A.全部轉(zhuǎn)變 B.全部為0 C.不行預(yù)料 D.保持不變12．隨機存取存儲器RAM中的容，當(dāng)電源斷掉后又接通，存儲器中的容Ｃ。A.全部轉(zhuǎn)變 B.全部為1 C.不確定 變13．一個容量為512×1的靜態(tài)RAM具有Ａ。A.地址線9根，數(shù)據(jù)線1根 B.地址線1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根 D.地址線9根，數(shù)據(jù)線512根14．用假設(shè)干RAM實現(xiàn)位擴(kuò)展時，其方法是將 ＡＣＤ 在一起。A.地址線 B.數(shù)據(jù)線 C.片選信號線 D.讀/寫線15．PROM的與陣列〔地址譯碼器〕是B。A.全譯碼可編程陣列 B.全譯碼不行編程陣列C.非全譯碼可編程陣列 D.非全譯碼不行編程陣列二、推斷題〔正確打√，錯誤的打×〕√〕