半導(dǎo)體器件物理7章MOS原理

PAGEPAGE56第7章MOSFET原理7.1金屬、半導(dǎo)體的功函數(shù)在絕對(duì)零度時(shí)，金屬中的電子填滿了費(fèi)米能級(jí)以下的所有能級(jí)，而高于費(fèi)米能級(jí)的所有能級(jí)全部是空的。溫度升高時(shí)，只有費(fèi)米能級(jí)附近的少數(shù)電子受到熱激發(fā)，由低于的能級(jí)躍遷到高于的能級(jí)上，但大部分電子仍不能脫離金屬而逃逸出體外。這意味著金屬中的電子雖然能夠在金屬中自由運(yùn)動(dòng)，但絕大多數(shù)電子所處的能級(jí)都低于體外（真空）的能級(jí)。要使金屬中的電子從金屬中逸出，必須由外界給它以足夠的能量。從量子力學(xué)的觀點(diǎn)看，金屬中的電子是在一個(gè)勢(shì)阱運(yùn)動(dòng)。用表示真空中靜止電子的能量。如圖7.1所示。定義某種材料的功函數(shù)為：真空電子能量與材料的費(fèi)米能級(jí)的差值。則金屬的功函數(shù)為半導(dǎo)體的功函數(shù)為功函數(shù)的物理意義：表示電子從起始能量等于由金屬內(nèi)逸出（跳到真空）需要的最小能量。注意：半導(dǎo)體的費(fèi)米能級(jí)隨摻雜濃度改變，因而其功函數(shù)也隨摻雜濃度變化。圖7.1還顯示了從的能量間隔，稱謂電子親和能，表示使處于半導(dǎo)體導(dǎo)帶底的電子逃逸出體外（跳到真空能級(jí)）需要的最小能量。即利用電子的親和能，半導(dǎo)體的功函數(shù)又可以表示為表7.1列出了硅在不同摻雜濃度下對(duì)應(yīng)的功函數(shù)7.2金屬－氧化物－半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)引言：MOS器件的發(fā)明先于雙極器件，但由于加工工藝條件的限制，雙極器件的商品化要早于MOS器件。隨著半導(dǎo)體集成電路工藝的改善，MOS集成電路才有了突非猛進(jìn)的發(fā)展。CMOS技術(shù)在歷史上一度很盛行，大約在15年前，有一種觀點(diǎn)認(rèn)為CMOS電路會(huì)取代雙極電路，現(xiàn)在，這一觀點(diǎn)已變成了失敗的預(yù)言。MOS集成電路是由單個(gè)的MOS器件組成的各種功能單元組成的。MOS器件的核心是一個(gè)稱為MOS電容的金屬－氧化物－半導(dǎo)體結(jié)構(gòu)。理解MOS器件的工作原理，最簡(jiǎn)單的方法應(yīng)該從MOS電容的結(jié)構(gòu)出發(fā)，在電容的金屬極板上相對(duì)于另一極板半導(dǎo)體襯底施加不同的電壓，觀察電容的介質(zhì)即氧化物與半導(dǎo)體界面附近載流子濃度隨施加電壓的變化情況。雙端MOS電容結(jié)構(gòu)MOS電容的上極板是金屬或電導(dǎo)率很高的多晶硅，下極板是半導(dǎo)體材料，中間介質(zhì)層是氧化物，通常是。7.3MOS電容的定性分析MOS結(jié)構(gòu)的物理特性可以比較容易地借助簡(jiǎn)單的平板電容器加以解釋。圖7.3a是一平板電容器，它的上極板接相對(duì)于下極板的負(fù)電壓。兩極板之間有一層絕緣層，由于有了偏壓，上極板出現(xiàn)了負(fù)電荷，下極板感應(yīng)了數(shù)量相等的正電荷（絕緣層就像一面鏡子一樣，上極板負(fù)電荷鏡像到下極板中，但電荷變成了正電荷，且數(shù)量相等），從而在極板間產(chǎn)生了電場(chǎng)。如圖7.3所示。單位面積氧化層電容為：上式中的是介質(zhì)的介電常數(shù)，是電容兩極板間的距離或介質(zhì)的厚度。每一極板上單位面積的電荷為：V是電容極板間的壓差、電容極板間電場(chǎng)的大小為：圖7.3a所示為P型襯底的MOS電容，相對(duì)于P型襯底，在金屬電極的上極板施加負(fù)電壓，負(fù)電荷將出現(xiàn)在上極板上，下極板中P型襯底體內(nèi)的空穴被電場(chǎng)力推向了界面（－半導(dǎo)體的交界面）靠近半導(dǎo)體的表面處。平衡后，上極板的負(fù)電荷數(shù)與下極板靠近界面處的正電荷數(shù)相等。我們說P型半導(dǎo)體的表面處形成了多子（空穴）堆積層。圖7.3b所示是同襯底類型的電容器，在兩極板間施加了相反的電壓，即相對(duì)于P型襯底，在金屬電極的上極板施加正電壓。在此情況下，半導(dǎo)體表面處的電荷分布隨外加電壓從小到大變化會(huì)經(jīng)歷兩個(gè)狀態(tài)：當(dāng)外加正電壓較小時(shí)，雖然金屬電極的上極板存在正電荷，但由于電壓較小，穿過氧化層的電場(chǎng)迫使P型襯底的上表面中的空穴離開表面進(jìn)入體內(nèi)，在表面處有限的空間內(nèi)留下帶負(fù)電的固定不動(dòng)的受主雜質(zhì)離子。此時(shí)，表面形成了空間電荷區(qū)，該狀態(tài)稱為表面耗盡狀態(tài)。上極板和下極板的電荷數(shù)量仍然相等，但符號(hào)相反。隨著外加電壓的增大，上極板的正電荷數(shù)量增多，耗盡層寬度變寬，以增加負(fù)電荷的數(shù)量；耗盡層寬度的增加又會(huì)使耗盡層的壓降增大。耗盡層的存在必然有耗盡層電容，此時(shí)MOS電容和耗盡層電容是串連的。如果假設(shè)加在電容兩極板上的電壓為，加在MOS電容上的電壓是，加在耗盡層電容上的電壓是，忽略襯底電阻（這個(gè)假設(shè)成立，因?yàn)榇┻^氧化層的電流及其微?。?，則有：，其中，,此式還可以寫成。該式表明耗盡層上的電壓與耗盡層寬度的平方的比值為常量，這意味著耗盡層寬度不會(huì)無限增寬。因此增大時(shí)，MOS電容兩端的電壓必然增大，直到MOS電容的介質(zhì)層中的電場(chǎng)強(qiáng)度超出其承受能力而擊穿。MOS電容兩端電壓的增加，要求半導(dǎo)體表面處有更多的負(fù)電荷來鏡像金屬極板上增加的正電荷，半導(dǎo)體表面處更多的負(fù)電荷來自于P型襯底的少數(shù)載流子電子。此時(shí)，半導(dǎo)體的表面形成了電子積累。因此，通過加大正電壓，可以使半導(dǎo)體表面由P型轉(zhuǎn)變成N型，該狀態(tài)稱為表面反型。MOS開關(guān)器件的導(dǎo)通狀態(tài)對(duì)應(yīng)著溝道反型；工作在飽和區(qū)的MOS器件對(duì)應(yīng)著溝道部分耗盡和溝道反型同時(shí)出現(xiàn)的狀態(tài)；MOS器件關(guān)斷狀態(tài)對(duì)應(yīng)著溝道的完全耗盡或多子的堆積狀態(tài)。這種從深層的器件物理層面理解MOS器件的工作原理，要比單從器件的偏置條件理解其工作狀態(tài)要深刻的多，在學(xué)習(xí)完MOS器件后就會(huì)有深刻的體會(huì)。以上我們只定性分析了P型襯底的MOS電容系統(tǒng)，N型襯底的MOS電容系統(tǒng)的表面多子堆積狀態(tài)、耗盡狀態(tài)、反型狀態(tài)可以用類似的方法分析。7.4MOS電容系統(tǒng)的能帶圖當(dāng)電容的金屬極板施加負(fù)電壓時(shí)，P型襯底MOS電容的能帶圖如圖7.4a。通過上面的定性分析可知，當(dāng)電容的金屬極板施加負(fù)電壓時(shí)，P型襯底的表面有更多的空穴堆積，表明P型半導(dǎo)體的表面比體內(nèi)更具“P型”的特點(diǎn)，也就是說，表面處的多子（空穴）濃度要比體內(nèi)的要高。我們知道空穴濃度的表達(dá)式是：，從該式可以看出，表面處多子（空穴）濃度要比體內(nèi)高,意味著表面處的本征費(fèi)米能級(jí)要高于體內(nèi)的本征費(fèi)米能級(jí)。（注意：平衡時(shí)半導(dǎo)體表面的費(fèi)米能級(jí)和體內(nèi)的費(fèi)米能級(jí)處在同一高度）當(dāng)電容的金屬極板施加正電壓時(shí)，P型襯底MOS電容的能帶圖如圖7.4b。通過上面的定性分析可知，當(dāng)電容的金屬極板施加正電壓時(shí)，P型襯底表面的多子空穴被推離表面，P型半導(dǎo)體表面處的空穴濃度隨施加正電壓的增加而降低，也就是說，表面處的多子（空穴）濃度要比體內(nèi)的要低。表明：表面處的本征費(fèi)米能級(jí)低于體內(nèi)的本征費(fèi)米能級(jí)。當(dāng)施加正電壓迫使表面處的，可移動(dòng)的空穴濃度降為零。我們說此時(shí)表面完全耗盡，耗盡區(qū)寬度隨施加電壓的增加而展寬緩慢。進(jìn)一步對(duì)MOS電容的金屬極板施加更大的正電壓，由于表面完全耗盡時(shí)，耗盡區(qū)寬度隨施加電壓的增加而展寬的緩慢，所以施加電壓的大部分或全部都施加在氧化層上，（這是由于MOS電容的柵極極板正電荷增多的原因）氧化層中產(chǎn)生的電場(chǎng)將P型半導(dǎo)體體內(nèi)的少子（電子）吸引到表面。該結(jié)果表明與氧化層－半導(dǎo)體界面相鄰的半導(dǎo)體表面處呈現(xiàn)N型半導(dǎo)體的特點(diǎn)。說明表面處本征費(fèi)米能級(jí)低于P型半導(dǎo)體表面的費(fèi)米能級(jí)。見圖7.5b。如果所加?xùn)烹妷耗苁拱雽?dǎo)體中的能帶不發(fā)生彎曲，此時(shí)的柵電壓稱謂平帶電壓。此時(shí)的凈空間電荷為零。見圖7.5a。對(duì)于N型襯底的MOS電容，我們完全可以根據(jù)上述的分析，畫出其能帶圖。不同的是在柵極加正電壓時(shí)，表面呈多子電子堆積狀態(tài)；加負(fù)電壓時(shí)表面呈耗盡或反型狀態(tài)。同學(xué)們可以試著畫。7.5MOS電容的耗盡區(qū)厚度我們可以利用P-N結(jié)一章學(xué)過的知識(shí)，求出氧化物－半導(dǎo)體界面處的空間電荷區(qū)寬度，圖7.6是P型襯底MOS電容的能帶示意圖。如果均勻摻雜的受主雜質(zhì)濃度為，定義是P型半導(dǎo)體的費(fèi)米勢(shì)，則有。因?yàn)樵诔叵码s質(zhì)完全電離，多子（空穴）濃度約等于受主雜質(zhì)濃度，因此P型半導(dǎo)體的費(fèi)米勢(shì)也可以寫為：，其中是本征載流子濃度。如果我們稱為表面勢(shì)，并定義的大小是體內(nèi)本征費(fèi)米能級(jí)與表面本征費(fèi)米能級(jí)的勢(shì)壘高度，則有,表面勢(shì)的物理含義是橫跨空間電荷區(qū)的電勢(shì)差，也就是加在空間電荷區(qū)厚度方向的電壓值?？臻g電荷區(qū)厚度可以寫成類似單邊突變結(jié)的形式如果可以寫成上述表達(dá)式，意味著突變結(jié)假設(shè)近似成立。圖7.7示意了時(shí)的能帶圖。表面處的本征費(fèi)米能級(jí)遠(yuǎn)在P型半導(dǎo)體費(fèi)米能級(jí)之下，而體內(nèi)的本征費(fèi)米能級(jí)遠(yuǎn)在P型半導(dǎo)體費(fèi)米能級(jí)之上。時(shí)表明表面處的電子濃度等于體內(nèi)的空穴濃度。該條件稱謂閾值反型點(diǎn)。所加的電壓稱謂閾值電壓。如果柵壓大于閾值電壓，表面處的電子濃度會(huì)大于體內(nèi)的空穴濃度，表面處的本征費(fèi)米能級(jí)會(huì)遠(yuǎn)低于費(fèi)米能級(jí)，表明表面處導(dǎo)帶的變化是柵壓的函數(shù)。由于表面電子濃度是表面勢(shì)的指數(shù)函數(shù)：所以表面勢(shì)每增加幾個(gè)電子伏特，將使電子濃度以10的冪次方增加，但空間電荷區(qū)寬度的增加卻是微弱的。在此情況下，空間電荷區(qū)寬度達(dá)到最大值。在閾值反型點(diǎn)，空間電荷區(qū)的最大寬度可由(7.10)式求得,設(shè)那么：以上我們已經(jīng)討論了P型半導(dǎo)體襯底的情況，我們同樣可用上述方法分析N型半導(dǎo)體的情況，它也將產(chǎn)生空間電荷區(qū)，對(duì)N型襯底的情況有：7.6MOS功函數(shù)差圖7.8是金屬、二氧化硅、硅相對(duì)于真空能級(jí)的能帶圖。定義是金屬的功函數(shù)，它的單位是電子伏特，它的物理意義是表示電子從起始能量等于由金屬內(nèi)逸出（跳到真空能級(jí)）需要的最小能量。是半導(dǎo)體電子的親合能，它的單位是電子伏特，它的物理意義是：使處于半導(dǎo)體導(dǎo)帶底的電子逃逸出體外（跳到真空能級(jí)）需要的最小能量。是氧化物中電子的親合能，它的單位也是電子伏特，它的物理意義是：使處于氧化物導(dǎo)帶底的電子逃逸出體外（跳到真空能級(jí)）需要的最小能量。對(duì)二氧化硅來說。圖7.8（b）顯示了零柵壓下完整的金屬－氧化物－半導(dǎo)體系統(tǒng)的能帶圖。當(dāng)系統(tǒng)處于熱平衡狀態(tài)時(shí)，系統(tǒng)的費(fèi)米能級(jí)為常數(shù)。我們定義為修正后的金屬功函數(shù)－它是金屬處于費(fèi)米能級(jí)上的電子躍遷到氧化物的導(dǎo)帶所需要最小的能量；定義為修正的半導(dǎo)體電子親合能－它是半導(dǎo)體導(dǎo)帶中的電子躍遷到氧化物的導(dǎo)帶所需要的最小能量；電壓是零柵壓時(shí)穿過氧化物的電勢(shì)差；是半導(dǎo)體的表面電勢(shì)差－它是由于金屬與半導(dǎo)體的和不同，兩者之間存在著一定的勢(shì)壘而使半導(dǎo)體的能帶發(fā)生彎曲的程度，的大小是半導(dǎo)體的體內(nèi)的費(fèi)米能級(jí)與表面處的費(fèi)米能級(jí)的差值。由上圖7.8（b）可以看出，如果我們以系統(tǒng)的費(fèi)米能級(jí)為基點(diǎn)，將金屬一側(cè)氧化物導(dǎo)帶的高度與半導(dǎo)體一側(cè)的氧化物導(dǎo)帶的高度作一比較，可得出如下等式：將式(7.14)移項(xiàng)后，還可以寫成：定義：它稱為金屬－半導(dǎo)體功函數(shù)差。即現(xiàn)代集成電路中使用的MOS器件，大都采用重?fù)诫s的多晶硅作為MOS器件的柵極。由于N+多晶硅屬于兼并摻雜，其費(fèi)米能級(jí)接近或等于N+多晶硅的導(dǎo)帶高度；同樣P+摻雜的多晶硅，費(fèi)米能級(jí)接近或等于價(jià)帶高度。在假設(shè)N+的情況下，，而P+的情況時(shí)。兩種摻雜多晶硅柵的MOS系統(tǒng)的能帶圖如圖7.9a和7.9b所示：對(duì)于n+多晶硅柵，其功函數(shù)差的表達(dá)式，可由式(7.16)求得，只是將金屬的由代替：同理：對(duì)于p+多晶硅柵，其功函數(shù)差的表達(dá)式：上述兩式是在我們假設(shè)N+的情況下，而P+的情況下得到的。實(shí)際上，對(duì)兼并摻雜的n+多晶硅和p+多晶硅的費(fèi)米能級(jí)在各自的之上或之下之間。但的試驗(yàn)值與通過式（7.18）和(7.19)計(jì)算得到的值差別很小。至此，我們已經(jīng)討論了P型襯底的情況。對(duì)于N型襯底的MOS電容，圖7.10顯示了具有金屬柵和N型襯底的MOS電容，金屬－半導(dǎo)體的功函數(shù)差定義為：其中被假設(shè)為正值。對(duì)于N+多晶硅柵：對(duì)于P+多晶硅柵：由于費(fèi)米勢(shì)是摻雜濃度的函數(shù)，所以金屬－半導(dǎo)體的功函數(shù)差是摻雜濃度的函數(shù)。7.7MOS結(jié)構(gòu)的平帶電壓平帶電壓的定義：使半導(dǎo)體內(nèi)沒有能帶彎曲時(shí)所加的柵壓，此時(shí)凈空間電荷為零。由于功函數(shù)差的存在及氧化物中陷阱電荷的存在，此時(shí)氧化物在厚度方向上的電壓差不一定為零。圖7.11顯示了平帶情況時(shí)能帶。在前面的討論中，我們已經(jīng)隱含地假設(shè)了氧化物中的凈電荷密度為零。這種假設(shè)在實(shí)際中是不成立的－通常有正電荷存在于氧化物中。氧化物中的正電荷來源于半導(dǎo)體的氧化過程形成的。半導(dǎo)體表面的懸掛鍵和二氧化硅－半導(dǎo)體界面的過剩硅原子是造成氧化物中存在正電荷的主要原因。但其正電荷密度與氧化條件有關(guān)，在氧化完成之后可以通過在氬氣或氮?dú)猸h(huán)境中退火來降低這種電荷密度。氧化物中的電荷特性一般表現(xiàn)為（a）位置十分靠近氧化物－半導(dǎo)體界面；（b）它一般是正電荷；（c）它固定不動(dòng)。我們假設(shè)單位面積的等價(jià)陷阱電荷位于氧化物中且靠近氧化物－半導(dǎo)體表面。在零柵壓的情況下，根據(jù)式(7.17)可以寫成：如果施加了一定的柵壓，則氧化層的電勢(shì)差和半導(dǎo)體的表面勢(shì)將發(fā)生變化，我們可以寫成：上式也可以寫成：這個(gè)公式告訴我們，如果柵相對(duì)于襯底施一電壓，則一部分電壓降落在柵氧化層上，其值為；一部分用來抵消或增大金屬－半導(dǎo)體的功函數(shù)差，另一部分加在半導(dǎo)體的表面而使能帶彎曲，其值為表面勢(shì)。根據(jù)平帶電壓的定義，(7.25)式中的表面勢(shì)如果為零（意味著靠近氧化層的半導(dǎo)體表面是電中性的），那么此時(shí)所加的柵壓就是平帶電壓。由(7.25)式得：圖7.12顯示了P型襯底MOS結(jié)構(gòu)平帶時(shí)的電荷分布情況。半導(dǎo)體中的凈電荷為零。我們假設(shè)柵氧化層中存在著等價(jià)的固定表面電荷。金屬上的單位面積表面電荷為，由電中性原理我們得到：可以通過下式將金屬上的表面電荷與穿過氧化物的電壓聯(lián)系起來：其中是氧化層單位面積電容。由(7.27)得到的帶入式(7.28)可得：將其帶入式(7.26)可以得到平帶電壓的另一種表達(dá)形式：當(dāng)代CMOS電路工藝，一般是采用N+多晶硅柵。如果回顧前面講述的金屬－半導(dǎo)體功函數(shù)差的表達(dá)式，可以發(fā)現(xiàn)：N+多晶硅柵P型襯底的MOS器件，功函數(shù)差是負(fù)值；P+多晶硅柵P型襯底的MOS器件，功函數(shù)差是正值；N+多晶硅柵N型襯底的MOS器件，功函數(shù)差是負(fù)值；P+多晶硅柵N型襯底的MOS器件，功函數(shù)差是正值；由于功函數(shù)差與半導(dǎo)體的摻雜濃度有關(guān)（原因是費(fèi)米勢(shì)跟摻雜濃度有關(guān)），所以，平帶電壓不僅與摻雜濃度有關(guān)，還與氧化層中的固定電荷及界面態(tài)陷阱密度的總效應(yīng)有關(guān)。7.8閾值電壓閾值電壓的定義：為達(dá)到閾值反型點(diǎn)時(shí)所需的柵壓值。閾值反型點(diǎn)的定義是：對(duì)于P型襯底，當(dāng)表面勢(shì)時(shí)或N型襯底當(dāng)表面勢(shì)的狀態(tài)。實(shí)際上，上述所指的狀態(tài)都是器件的溝道處于弱反型，溝道中的耗盡區(qū)寬度達(dá)到最大值，反型溝道中的少數(shù)載流子濃度相對(duì)多子濃度（或摻雜濃度）而然可以忽略不計(jì)。閾值反型點(diǎn)對(duì)應(yīng)的能帶圖見圖7.7。閾值電壓的表達(dá)式也能夠從MOS電容的電學(xué)特性和幾何圖形性質(zhì)推導(dǎo)出來。圖7.13顯示了P型襯底MOS器件處于閾值反型點(diǎn)時(shí)的電荷分布情況，空間電荷區(qū)寬度達(dá)到最大值，假設(shè)存在一等價(jià)的柵氧化層電荷，在閾值點(diǎn)時(shí)金屬柵上的正電荷面密度為，忽略溝道的少子濃度。由電荷守恒原理，我們可以寫出：上式中的是最大耗盡層寬度對(duì)應(yīng)的單位面積空間電荷密度。加正偏柵壓的MOS系統(tǒng)的能帶圖如7.14所示。正如以前我們提及的，所加?xùn)艍耗軌蚋淖兇┻^柵氧化層的電壓，從而改變表面勢(shì)。由式（7.25）有在閾值點(diǎn)，我們定義，其中是產(chǎn)生反型層電荷所需的柵壓。在閾值點(diǎn)，，因此閾值電壓的表達(dá)式可以寫成：其中是閾值反型點(diǎn)時(shí)柵氧化層的電壓，它與金屬上的電荷密度與柵氧化層電容的關(guān)系為由式(7.31)可知最后，閾值電壓寫為或利用平帶電壓的定義可得閾值電壓的另一種表達(dá)式以上推導(dǎo)的閾值電壓的表達(dá)式是指P型襯底半導(dǎo)體。對(duì)N型襯底半導(dǎo)體，可以采用相同的方法推導(dǎo)出閾值電壓的表達(dá)式，只是施加負(fù)柵電壓才能夠使柵氧化層－半導(dǎo)體界面形成空穴反型層。N型襯底MOS結(jié)構(gòu)的閾值電壓表達(dá)式為：其中：MOSFET基本工作原理MOS場(chǎng)效應(yīng)晶體管的電流之所以存在，是由于反型層以及氧化層－半導(dǎo)體界面相鄰的溝道區(qū)中的電荷流動(dòng)所至。我們已經(jīng)討論了增強(qiáng)型MOS電容中反型層電荷形成的機(jī)理。我們也可以在P型半導(dǎo)體的表面人為摻雜N型雜質(zhì)，以使表面反型，從而制造出耗盡型MOS器件，這種器件在零柵壓時(shí)溝道就已經(jīng)存在了。MOSFET的結(jié)構(gòu)如果在MOS電容系統(tǒng)中的半導(dǎo)體表面兩端摻雜與襯底雜質(zhì)類型相反的高濃度區(qū)，就會(huì)制成MOS器件。MOS器件共有四種類型：N溝道增強(qiáng)型MOSFETN溝道耗盡型MOSFETP溝道增強(qiáng)型MOSFETP溝道耗盡型MOSFET增強(qiáng)型MOS器件的含義是：氧化層下面的半導(dǎo)體襯底在零偏壓時(shí)是不反型的。即半導(dǎo)體表面不形成溝道。耗盡型MOS器件的含義是：氧化層下面的半導(dǎo)體襯底在零偏壓時(shí)是反型的。即半導(dǎo)體表面形成了溝道。N溝道增強(qiáng)型MOS器件在外加電壓超過其閾值電壓時(shí)，半導(dǎo)體表面才能形成反型層溝道。形成的反型層溝道由載流子電子組成。它的閾值是正值。P溝道增強(qiáng)型MOS器件在外加電壓超過其閾值電壓時(shí)，半導(dǎo)體表面才能形成反型層溝道。形成的反型層溝道由載流子空穴組成。它的閾值是負(fù)值。N溝道耗盡型MOSFET的閾值電壓為負(fù)值。必須施加負(fù)的柵壓才能將溝道中已有的電子推離表面，使表面產(chǎn)生耗盡狀態(tài)或空穴堆積狀態(tài)。P溝道耗盡型MOSFET的閾值電壓為正值。必須施加正的柵壓才能將溝道中已有的空穴推離表面，使表面產(chǎn)生耗盡狀態(tài)或電子堆積狀態(tài)。MOSFET是一個(gè)四端器件，分別稱為：漏極（符號(hào)表示D）；源極（符號(hào)表示S）柵極（符號(hào)表示G）襯底（符號(hào)表示B）柵極和襯底分別對(duì)應(yīng)我們前面講過的MOS電容的柵極和襯底。四種MOS器件類型的電路符號(hào)和所對(duì)應(yīng)的剖面圖見下圖圖7.15n溝增強(qiáng)型MOSFET的剖面圖和電路符號(hào)圖7.16n溝耗盡型MOSFET的剖面圖和電路符號(hào)圖7.17p溝增強(qiáng)型MOSFET的剖面圖和電路符號(hào)圖7.18p溝耗盡型MOSFET的剖面圖和電路符號(hào)MOS器件的電流電壓關(guān)系的基本概念仍以N溝增強(qiáng)型MOSFET為例。圖7.19a是N溝MOSFET器件的結(jié)構(gòu)示意圖。它的源和襯底相連并接地，在它的柵上施加一個(gè)小于其閾值的柵源電壓＜，在其漏極上加一非常小的漏源電壓。在這種偏置下，溝道中沒有電子反型層，漏極到襯底是反向偏置，此時(shí)漏極電流為零。(a)(b)圖7.19n溝增強(qiáng)型MOSFET:(a)所加?xùn)艍海?；（b）所加?xùn)艍海緢D7.19b所示為柵壓＞的同一個(gè)MOSFET。此時(shí)產(chǎn)生了電子反型層，當(dāng)加一較小的源漏電壓時(shí)，反型層的電子將從源極流向漏極。電流將從漏極流出沿溝道流入源極。值得注意的是：這里我們假設(shè)在任何情況下，雖然柵氧化層存在著將電子吸入到氧化層的電場(chǎng)。但氧化層的絕緣性阻止了電子的進(jìn)入，因此沒有電流從柵氧化層流向柵極。對(duì)于較小的，溝道區(qū)形成反型電子層具有電阻的特性，因此可得式中的為時(shí)的溝道電導(dǎo)。溝道電導(dǎo)可由下式給出其中是MOSFET的寬長(zhǎng)比，是電子遷移率（），在這里我們先假設(shè)為常數(shù)，是單位面積反型層電荷密度。由于反型層電荷是柵壓的函數(shù)，因此，MOSFET的工作機(jī)理是柵壓對(duì)溝道電導(dǎo)的調(diào)制作用，而溝道電導(dǎo)又決定了漏極電流的大小。對(duì)于較小的，的特征曲線如圖7.20所示。當(dāng)＜時(shí)，漏極電流為零（曲線平行于軸）。當(dāng)﹥時(shí)，溝道中反形層電荷密度增大，從而增大了溝道電導(dǎo)，表現(xiàn)為曲線的斜率增大（實(shí)線）。越大，溝道中反形層電荷密度就越大，溝道電導(dǎo)就越大，曲線的斜率就越大。圖7.21b所示為當(dāng)增大的情況。隨著漏電壓的增大，漏端附近柵氧化層上的壓降減小，漏端附近的反形層電荷密度也減小。漏端的溝道電導(dǎo)減小，從而使曲線的斜率減小。這種效應(yīng)如圖的曲線所示。當(dāng)增大到漏端的氧化層壓降等于時(shí)，漏端的反型層電荷為零。該效應(yīng)示于圖7.21c中。此時(shí)，漏端的電導(dǎo)為零，這意味著曲線的斜率為零。我們可以寫為或式中的是在漏端產(chǎn)生零反型電荷密度時(shí)的漏源電壓。稱為漏源飽和電壓。當(dāng)＞時(shí)，溝道中反型層電荷為零的點(diǎn)隨漏源電壓的增大逐漸移向源端。這時(shí)，從源端進(jìn)入溝道的電子在到達(dá)電荷為零點(diǎn)處，被漏端的電場(chǎng)掃入漏端。如果假設(shè)溝道長(zhǎng)度的變化相對(duì)于初始的溝道長(zhǎng)度而言很小，那么當(dāng)＞時(shí)漏極電流為一常數(shù)。這種情形在特征曲線中對(duì)應(yīng)于飽和區(qū)。圖7.21d顯示了此種情形的示意圖。當(dāng)改變時(shí)，特征曲線將有所變化。如果增大，曲線的斜率也會(huì)增大，由于，所以漏源飽和電壓是柵源電壓的函數(shù)。由此我們可以畫出N溝道增強(qiáng)型MOSFET的曲線族，如圖7.22所示。圖7.24是N溝耗盡型MOSFET的剖面示意圖。如果N溝道區(qū)是由金屬－半導(dǎo)體功函數(shù)差和固定氧化層電荷形成的電子反型層，那么，電流－電壓特性曲線就和我們先前講述的一樣，只是為負(fù)值。我們還可以考慮另一種情況，即N溝區(qū)是一個(gè)N型半導(dǎo)體區(qū)。在這類器件中，負(fù)柵壓可以在柵氧化層下的溝道區(qū)產(chǎn)生一個(gè)空間電荷區(qū)，從而減小N溝道區(qū)的厚度，進(jìn)而減小溝道電導(dǎo)和溝道電流；正的柵壓可以產(chǎn)生一個(gè)電子堆積層，從而增大漏電流。值得注意的是這類器件需滿足一定的條件，即溝道的厚度必須小于最大空間電荷區(qū)厚度，不然的話，就不能使溝道夾斷。常見的N溝耗盡型MOSFET的特性曲線示于圖 7.23中。下面我們將推導(dǎo)n溝MOSFET的理想電流電壓方程。在非飽和區(qū)，我們將得到在飽和區(qū)我們將會(huì)得到P溝器件的工作原理和N溝器件的工作原理相同，只是載流子是空穴，且電流方向和電壓極性是相同的。MOSFET電流－電壓關(guān)系的數(shù)學(xué)推導(dǎo)在我們推導(dǎo)MOSFET器件的電流－電壓方程之前，先做些以下假設(shè)：1.溝道中的電流是漏源電場(chǎng)作用下的漂移電流而非由載流子濃度梯度產(chǎn)生的擴(kuò)散電流。且溝道電荷只是柵壓的函數(shù)。2.柵氧化層中無電流。3.沿溝道方向的電場(chǎng)是恒定值。4.任何固定氧化層電荷等價(jià)于在氧化層－半導(dǎo)體界面處的電荷密度。5.溝道中的載流子遷移率為常數(shù)。我們從傳統(tǒng)的歐姆定律開始，根據(jù)歐姆定律假設(shè)MOSFET溝道中平行于溝道表面的單位面積電荷密度為，則有上式中的是x-z平面，溝道面積的微分量。是器件寬度。將上式帶入式（7.46）得式中的是電子電荷沿溝道方向移動(dòng)的速度。上式表明電子的速度方向與電流方向相反。由于我們假設(shè)沿方向的電場(chǎng)和溝道載流子遷移率為常數(shù)，所以載流子的漂移速度也為常數(shù)。代表沿溝道方向離源極處的溝道電壓。由于該處的表面溝道電荷可以表示為是單位面積氧化層電容，是氧化層的介電常數(shù)，是氧化層厚度。將(7.49)和(7.50)兩式帶入式(7.48)得將上式的兩邊同乘以積分得由于漏極電流不隨長(zhǎng)度變化，所以有上式成立的條件是：，且。MOSFET作為開關(guān)用時(shí)，都工作在該區(qū)。稱為器件的寬長(zhǎng)比。如果我們將的變化作為自變量，將作為因變量，上述方程可以看作以為變量的二次函數(shù)。有極大值，漏電流的極大值點(diǎn)滿足。當(dāng)漏電流有極大值時(shí)，由(7.53)式可以求得在時(shí)出現(xiàn)峰值電流，這時(shí)的。也就是開始出現(xiàn)飽和的那一點(diǎn)。當(dāng)時(shí)，理想的漏極電流為常數(shù)。它等于圖(7.26)示出了理想MOSFET器件的關(guān)系曲線。從圖(7.26)中可以看出，曲線將平面劃分為3個(gè)區(qū)域，在（2）區(qū)是MOSFET的非飽和區(qū)；在非飽和區(qū)的關(guān)系滿足方程(7.53)；（3）區(qū)是MOSFET的飽和區(qū)。在飽和區(qū)的關(guān)系滿足方程(7.55)。（1）區(qū)是關(guān)斷區(qū)。值得注意的是，雖然這個(gè)方程是對(duì)N溝增強(qiáng)型器件推導(dǎo)出來的，但同樣適合其它類型的MOS器件。對(duì)N溝道的耗盡型器件將負(fù)值的閾值電壓帶入上述兩式即可；由于P溝道的MOS器件的閾值電壓為負(fù)值；柵源電壓也為負(fù)值，也為負(fù)值，所以如果將NMOS和PMOS器件的閾值電壓分別表示為和，則有對(duì)NMOS器件而言對(duì)PMOS器件而言當(dāng)很小時(shí)，忽略漏源電壓的平方項(xiàng)，有此時(shí)的溝道電導(dǎo)：當(dāng)很小的，且為恒定值時(shí)，的關(guān)系為線性關(guān)系，其斜率為工程中可以利用上述關(guān)系測(cè)定閾值電壓的大小，和電子的載流子遷移率。圖7.27顯示了很小的，且為常數(shù)時(shí)的關(guān)系曲線。從圖中可以看出，直線于橫坐標(biāo)的交點(diǎn)就是，通過其曲線的斜率可以求出電子的載流子遷移率。注意該遷移率是MOS器件的表面溝道遷移率，它比體內(nèi)的值小很多。在低的處，點(diǎn)與直線的偏離是由于亞閾值電導(dǎo)的影響；在高的處，點(diǎn)與直線的偏離是由于遷移率是柵壓的函數(shù)；這兩種效應(yīng)分別稱為MOS器件的亞閾值特性和高電場(chǎng)下的速度飽和，將在下一章會(huì)詳細(xì)討論。假設(shè)試驗(yàn)中測(cè)得的和對(duì)應(yīng)的漏極電流分別是和，則有設(shè)可以利用上式求出遷移率再用求出閾值電壓在推導(dǎo)MOSFET的理想電流－電壓方程時(shí)，我們假設(shè)了在整個(gè)溝道長(zhǎng)度內(nèi)表面電荷密度是均勻的，這實(shí)際上就相當(dāng)于間接地假定了空間電荷區(qū)中的電荷是恒定的。但實(shí)際情況并非如此。由于隨的增大，空間電荷區(qū)的寬度從源極到漏極是逐漸變寬的。沿溝道長(zhǎng)度的空間電荷密度的這種變化，必將由反型層電荷密度的變化所平衡?？臻g電荷寬度的增加意味著反型層電荷密度的減少，表明漏電流和漏源飽和電壓要比理想情況時(shí)要小，再加上體電荷效應(yīng)，實(shí)際的飽和漏電流要比利用 (7.56)和（7.57）兩式計(jì)算得到的值至少小20％。另外值得注意：MOSFET的溝道長(zhǎng)度應(yīng)該理解為器件的有效溝道長(zhǎng)度，。其中是源漏區(qū)的橫向擴(kuò)散長(zhǎng)度。見下左圖。先前我們講過在時(shí)，MOSFET工作在飽和區(qū)。也就是說時(shí)工作的器件進(jìn)入飽和區(qū)，也可以寫成，即，說明對(duì)增強(qiáng)型的MOSFET而言，柵壓比漏電壓可以略高，但最大值不能高于一個(gè)值。見上圖的右圖。但柵電壓如果低于漏電壓而大于閾值電壓時(shí)，器件一定工作在飽和區(qū)。MOS器件的跨導(dǎo)MOSFET的跨導(dǎo)定義為柵源電壓的變化引起漏電流變化，寫成跨導(dǎo)有時(shí)也稱MOSFET的本征增益，其量剛是。如果柵源電壓的微小變化能引起漏電流的很大變化，則說明其增益大，反之就小。根據(jù)MOSFET本征增益的定義，在非飽和區(qū)（有時(shí)稱線性區(qū)）NMOSFET的跨導(dǎo)為線性區(qū)上式說明，跨導(dǎo)隨線性變化，跟柵－源電壓無關(guān)。在飽和區(qū)有飽和區(qū)在飽和區(qū)跨導(dǎo)隨線性變化，與無關(guān)。注意：線性區(qū)的電導(dǎo)值近似等于飽和區(qū)跨導(dǎo)值?？鐚?dǎo)是MOS器件的重要參數(shù)，它是器件結(jié)構(gòu)、載流子遷移率和閾值電壓的函數(shù)。隨著器件寬度增加和溝道長(zhǎng)度的減小或氧化層厚度變薄，都會(huì)使其跨導(dǎo)增大。在MOS電路中，器件的尺寸尤其是寬長(zhǎng)比是一個(gè)重要的工程設(shè)計(jì)參數(shù)。MOS器件的襯偏效應(yīng)到現(xiàn)在為止，在我們的討論中，都是假設(shè)襯底與MOS器件的源極相連并同時(shí)接地。然而在實(shí)際的MOS電路中，尤其是在CMOS模擬電路中，源極和襯底并不總是接相同的電位。但源極和襯底之間的p-n結(jié)必須反偏或?yàn)榱?，以保證源極流出的電流不會(huì)流向襯底。一般來說，實(shí)際應(yīng)用中NMOSFET的襯底必須接最低電位；PMOSFET的襯底必須接最高電位，以保證源極和襯底之間的p-n結(jié)反偏或?yàn)榱?。即必須使。我們先前求得的MOSFET的閾值電壓是在源極和襯底同時(shí)接地時(shí)的值。當(dāng)源極和襯底相連并接地時(shí)，即時(shí)，此時(shí)的閾值電壓定義為，此時(shí)。如圖7.28(b)所示。當(dāng)時(shí)，表面仍然在時(shí)試圖成為反型，但表面處電子勢(shì)能比源端的電子勢(shì)能高。新產(chǎn)生的電子將橫向移動(dòng)并從源端流出。當(dāng)表面勢(shì)時(shí)，表面達(dá)到反型條件，這種情況的能帶圖示于7.28c。標(biāo)有的曲線是從P型襯底經(jīng)過反偏的源－襯底p-n結(jié)到源端的費(fèi)米能級(jí)。當(dāng)在反偏的源－襯底施加一個(gè)電壓時(shí)，氧化層下的空間電荷區(qū)寬度從初始值開始增加。當(dāng)時(shí)，溝道區(qū)會(huì)有更多的負(fù)電荷?？紤]到MOS結(jié)構(gòu)的電中性條件，金屬柵上的正電荷必須增多，以補(bǔ)償負(fù)空間電荷的增多，從而達(dá)到閾值反型點(diǎn)。因此當(dāng)時(shí)，N溝道MOSFET的閾值電壓增大。當(dāng)時(shí)，溝道中的空間電荷密度是當(dāng)時(shí)，溝道中的空間電荷密度是空間電荷區(qū)的變化量為閾值電壓的改變量為在上式中如果定義參數(shù)它是NMOSFET的體效應(yīng)參數(shù)（或稱作襯偏效應(yīng)參數(shù)）。單位是。因此當(dāng)時(shí)，。因此是MOSFET的襯底與源極相連時(shí)的閾值電壓。因時(shí)，，所以有體效應(yīng)時(shí)，閾值電壓變大。既然的變化，可以引起閾值電壓的變化，從MOSFET的電流－電壓方程可以看出，當(dāng)然會(huì)引起漏極電流的變化。這就是說襯底相當(dāng)于MOSFET的另一個(gè)“柵極”。我們來定義一個(gè)體跨導(dǎo)參數(shù)，用來描述由于襯偏效應(yīng)引起的電流增義。體跨導(dǎo)定義為：，由此得到小信號(hào)電流是。根據(jù)定義并結(jié)合MOSFET在飽和區(qū)的電流－電壓方程可得由式(7.68)可得，因此如果PMOSFET存在襯偏效應(yīng)，閾值電壓將變得更負(fù)，上式中的是襯偏為零時(shí)的閾值電壓，對(duì)增強(qiáng)型的PMSFET而言，它是負(fù)值。列題：計(jì)算由于襯偏效應(yīng)引起的閾值電壓的改變量時(shí)，NMOSFET襯底凈摻雜，柵氧化層的厚度為，。解：圖7.29是不同時(shí)，與的函數(shù)關(guān)系曲線，初始值MOS器件小信號(hào)等效電路模型與頻率：圖7.30中的和是柵壓有關(guān)的柵源、柵漏電容，體現(xiàn)了源、漏附近溝道電荷之間相互作用。和分別表示由于源、漏擴(kuò)散區(qū)橫向擴(kuò)散產(chǎn)生的源、漏交疊電容；是漏－襯底P-N結(jié)電容；和分別表示源、漏擴(kuò)散區(qū)的串聯(lián)電阻與接觸電阻的總和；小信號(hào)源漏電流為。N溝共源MOSFET的小信號(hào)等效電路如圖7.31所示。為內(nèi)部柵源電壓；它控制著溝道電流。和為總柵源電容和總柵漏電容；是由于溝道調(diào)制效應(yīng)產(chǎn)生的源漏電阻。主要有三個(gè)因素會(huì)限制MOSFET的最高工作頻率。第一是溝道長(zhǎng)度；第二是載流子在高電場(chǎng)作用下的速度飽和（有些專家把第一和第二歸結(jié)為速度飽和）；第三是米勒電容。下面我們將用高頻時(shí)的MOSFET小信號(hào)模型，推出MOSFET最高工作頻率的數(shù)學(xué)表達(dá)式。圖7.32是共源N溝MOSFET的高頻小信號(hào)等效電路。該圖忽略了圖7.31中的、、和，是總負(fù)載電阻。在高頻時(shí)，MOSFET的輸入阻抗不再是無限大。輸入節(jié)點(diǎn)電流為：輸出節(jié)點(diǎn)電流為：將（7.71）和（7.72）聯(lián)立并消去變量得：通常，，因此可以忽略，這樣上式可以寫成：上式可以表示為輸入阻抗：定義為米勒電容：漏極電容影響的比較嚴(yán)重，MOSFET工作在飽和區(qū)時(shí)，變?yōu)榱?漏端耗盡所致)，但漏極交疊電容為常數(shù)，這個(gè)寄生電容由于MOSFET的跨導(dǎo)的存在而翻倍，因而它是影響MOSFET工作頻率的重要參數(shù)。(7.75)式可以寫成定義：為等效柵極輸入電容，那么有根據(jù)式（7.77）可以畫出帶有米勒電容的小信號(hào)等效電路如圖（7.33）所示。我們根據(jù)圖（7.33）導(dǎo)出MOSFET最高工作頻率的數(shù)學(xué)表達(dá)式。MOSFET最高工作頻率定義為輸入電流等于輸出電流時(shí)對(duì)應(yīng)的頻率。（電流無增益時(shí)對(duì)應(yīng)的頻率）（輸出短路時(shí)漏端的交疊電容為零，）根據(jù)(7.79)式可知輸入電流為：理想輸出電流（輸出短路電流）為：根據(jù)定義：根據(jù)上式可以將MOSFET最高工作頻率表示為：寄生的柵－漏交疊電容對(duì)輸入等效電容的貢獻(xiàn)占主要。上式表明工作在飽和區(qū)的MOSFET的輸入等效電容越大，其最高工作頻率就越低。最終表現(xiàn)為與器件的溝道載流子遷移率成正比，與有效溝道長(zhǎng)度的平方成反比。MOSFET的二級(jí)效應(yīng)前一章我們得到的MOSFET的特性都是在理想情況下獲得的。這一章我們將講述MOSFET有關(guān)的二級(jí)效應(yīng)，主要包括亞閾值電流、溝道長(zhǎng)度的調(diào)制、溝道載流子遷移率的變化及載流子速度飽和、閾值電壓的降低。隨著MOS器件尺寸的縮小，上述二級(jí)效應(yīng)變得越來越明顯。同時(shí)還會(huì)給MOSFET的應(yīng)用上帶來不利的影響，包括擊穿電壓的降低和熱電子發(fā)射等。上述效應(yīng)統(tǒng)稱為MOSFET的短溝道效應(yīng)。MOSFET的亞閾值電流隨著集成電路中MOSFET尺寸的縮小和單片電路中集成的器件數(shù)量的增多，芯片的靜態(tài)功耗變得無法忍受。靜態(tài)電流增大的原因之一就來自于MOS器件的亞閾值電流。這是短溝道器件固有的特性，是無法在電路設(shè)計(jì)中克服的。所以有必要深入研究和討論MOS器件的亞閾值電流與其柵壓的關(guān)系。在MOSFET理想的電流－電壓關(guān)系中，當(dāng)柵源電壓小于或等于閾值電壓時(shí)，漏極電流為零（指飽和區(qū)深三極管區(qū)即源流電壓很小時(shí)的情況）。但實(shí)際情況并非如此。在試驗(yàn)中，當(dāng)，時(shí)，。如圖7.34所示。我們稱的漏極電流為亞閾值電流。亞閾值電流的來源：圖7.35是P型襯底MOS結(jié)構(gòu)偏置在時(shí)的能帶圖，也就是說，此時(shí)半導(dǎo)體表面的費(fèi)米能級(jí)更靠近導(dǎo)帶，這意味著表面已經(jīng)反型變成了N型，只是表面的電子濃度少于半導(dǎo)體內(nèi)部的多子濃度。在外加源漏電壓的情況，表面溝道的少量電子會(huì)在源漏電場(chǎng)的作用下從源極移向漏極而形成較小的漏極電流。這個(gè)電流就是亞閾值電流。亞閾值電流產(chǎn)生的條件之一是，此條件也稱溝道弱反型。亞閾值電流－電壓關(guān)系的推導(dǎo)已經(jīng)超出了本書所討論的內(nèi)容。在這里我們直接給出關(guān)系式：在實(shí)際中，，亞閾值電流就跟無關(guān)了。在亞閾值區(qū)，忽略源-漏電壓的影響，亞閾值電流跟柵-源電壓關(guān)系成指數(shù)關(guān)系。是時(shí)的電流值。如果我們回想一下，雙極晶體管的電流－電壓方程，就會(huì)看出MOSFET的亞閾值電流－電壓關(guān)系類似于雙極晶體管的電流－電壓方程。MOSFET在亞閾值區(qū)的跨導(dǎo)為；雙極晶體管的跨導(dǎo)為但由于雙極晶體管的集電極電流遠(yuǎn)遠(yuǎn)大于MOSFET的漏極電流，所以，雙極晶體管的跨導(dǎo)大于MOSFET在亞閾值區(qū)的跨導(dǎo)。說明亞閾值電流在提高M(jìn)OSFET性能上毫無用處，只會(huì)給電路帶來不利的功耗。另外，在工藝上，如果我們將MOS器件的閾值電壓調(diào)整到0.5V以下，以適應(yīng)電路在低電壓下工作。那么您將會(huì)發(fā)現(xiàn)，亞閾值電流的增大使您無法忍受。所以工藝上一般將閾值電壓調(diào)整到中心值是0.7V附近。MOSFET的溝道調(diào)制效應(yīng)我們?cè)谕茖?dǎo)MOSFET理想的電流－電壓關(guān)系時(shí)，曾經(jīng)假設(shè)溝道長(zhǎng)度為常數(shù)，或假設(shè)溝道長(zhǎng)度與漏極耗盡區(qū)的寬度相比要大很多。隨著溝道長(zhǎng)度的縮短，忽略溝道調(diào)制效應(yīng)會(huì)對(duì)電流帶來很大誤差。值得注意的是：在線性區(qū)，由于源－漏電壓很小，忽略溝道調(diào)制效應(yīng)不會(huì)給漏極電流帶來多少誤差。即在線性區(qū)，考慮溝道調(diào)制效應(yīng)時(shí)，理想的電流－電壓關(guān)系還是符合實(shí)際的測(cè)量值。但在飽和區(qū)，由于靠近漏區(qū)的溝道存在空間電荷區(qū)，且該耗盡區(qū)的寬度隨源－漏電壓的增加而展寬，因此MOSFET的有效溝道長(zhǎng)度變?yōu)椋荷鲜街械臏系篱L(zhǎng)度應(yīng)該是版圖中所畫的溝道長(zhǎng)度減源、漏橫向長(zhǎng)度，即。是空間電荷區(qū)的寬度。當(dāng)MOSFET偏置在飽和區(qū)時(shí)，漏端的耗盡區(qū)隨源－漏電壓的增加橫向延伸進(jìn)入溝道，從而減小了有效溝道長(zhǎng)度。因?yàn)楹谋M區(qū)寬度與源－漏電壓有關(guān)，所以，有效溝道長(zhǎng)度也與源漏電壓有關(guān)。也就說，在飽和區(qū)的漏極電流不再只是柵－源電壓函數(shù)，也應(yīng)該是源－漏電壓的函數(shù)。圖7.36是n溝MOSFET溝道調(diào)制效應(yīng)的示意圖源－漏電壓時(shí)，漏端耗盡區(qū)延伸到溝道的長(zhǎng)度是：（正確嗎？）（單邊突變結(jié)近似的結(jié)果）由于漏區(qū)摻雜相對(duì)于溝道或襯底的摻雜是重?fù)诫s（一般漏區(qū)摻雜比襯底摻雜高3個(gè)數(shù)量級(jí)），所以可以用單邊結(jié)近似。對(duì)于單邊的n+－P結(jié)，施加的漏－源電壓將大部分降落在耗盡區(qū)上，因此漏－襯結(jié)的空間電荷區(qū)寬度為：（正確嗎？）因此，有效溝道長(zhǎng)度為（正確嗎？）式（7.91）中的上式表示加在漏區(qū)空間電荷區(qū)上的電壓不僅跟源－漏電壓有關(guān)，而且也跟柵－源電壓有關(guān)。至此，我們?cè)诳紤]溝道調(diào)制效應(yīng)后，MOSFET的電流－電壓關(guān)系可以寫成由于溝道調(diào)制效應(yīng)的存在，漏極電流勢(shì)必有所變化（到現(xiàn)在為止我們還不準(zhǔn)確地知道漏極電流是增大還是減小，只是猜測(cè)增大的可能性大）。這樣我們可以利用式(7.93)和(7.91)求出變化時(shí)，漏極電流的增量。利用式(7.93)可得利用式(7.88)和(7.90)可得將式(7.95)和（7.96）帶入式(7.94)得定義這里的稱為MOSFET溝道長(zhǎng)度調(diào)制系數(shù)或溝道調(diào)制因子。有了的定義后，式(7.97)可以寫成上式表明漏極電流的增量與總電流的比值為。將(7.96)式帶入式(7.98)可得該式表明，MOSFET的有效溝道長(zhǎng)度越長(zhǎng)、溝道區(qū)的摻雜濃度越大，溝道調(diào)制系數(shù)越??；反之就越大。在考慮溝道調(diào)制效應(yīng)對(duì)漏極電流的影響時(shí)，總漏極電流大小應(yīng)該是忽略溝道調(diào)制效應(yīng)電流加上其電流的增量值。因此有：上式中的是有效溝道長(zhǎng)度是源漏擴(kuò)散區(qū)的結(jié)深。是版圖所定義的溝道長(zhǎng)度。是漏區(qū)耗盡區(qū)寬度是P-N結(jié)的內(nèi)建電勢(shì)是加在耗盡區(qū)上的電壓是溝道調(diào)制因子（或系數(shù)）注：式(7.101)描述的電流－電壓關(guān)系，是考慮溝道調(diào)制效應(yīng)時(shí)最為精準(zhǔn)的方程。但用手工計(jì)算時(shí)，使用上述公式還是顯得繁瑣，并且手工計(jì)算也不要求如此精確。圖7.37顯示了NMOSFET的電流－電壓關(guān)系曲線。實(shí)線描述了理想情況的電流－電壓方程；虛線描述了非理想（即考慮了溝道調(diào)制效應(yīng)）情況下電流與電壓的關(guān)系。假設(shè)溝道調(diào)制因子為常數(shù)，在飽和區(qū)，漏極電流與源漏電壓的關(guān)系為線性關(guān)系。溝道長(zhǎng)度調(diào)制系數(shù)的大小決定了飽和區(qū)的翹曲程度。在時(shí)，工程上一般用代替（），并且忽略，所以手工計(jì)算時(shí)一般采用如下公式：是有效溝道長(zhǎng)度是源漏擴(kuò)散區(qū)的結(jié)深。是版圖所定義的溝道長(zhǎng)度。是漏區(qū)耗盡區(qū)寬度是P-N結(jié)的內(nèi)建電勢(shì)由于源-漏電壓的變化會(huì)引起漏極電流的變化。我們定義稱為MOSFET工作在飽和區(qū)的溝道電阻，有時(shí)稱為輸出電阻。它是連接在源－漏之間的電阻。的大小會(huì)影響著模擬電路的許多特性，例如它限制著大多數(shù)放大器的最大電壓增益。在飽和區(qū)漏極電流對(duì)源漏電壓求偏導(dǎo)得例題：假設(shè)增強(qiáng)型N