加法器設(shè)計-數(shù)字邏輯電路(電子科技大學(xué))

王興XORINPUTVCCOUTPUTINPUTVCCINPUTVCCINPUTVCCOR3Coutinst3SCout2011029170010XORinst7inst2S王興XORINPUTVCCOUTPUTINPUTVCCINPUTVCCINPUTVCCOR3Coutinst3SCout2011029170010XORinst7inst2S

電工17班1.分析及設(shè)計方法：

要設(shè)計4位的全加全減器，首先要設(shè)計一位的全加器。一位的全加器，需要3個輸入，相加數(shù)A和B,還有進位輸入Cin，2個輸出，相加后的值S和進位輸出Cout?？紤]到有一個控制端Addsub，所以要加一個輸入。然后考慮加法器轉(zhuǎn)換為減法器。轉(zhuǎn)化方法為：將減數(shù)B取反，然后進位輸入Cin變?yōu)?，再進行加法運算。設(shè)計好1為的全加全減器后進行封裝。然后用四個全加全減單元串聯(lián)組成四位全加全減器。然后關(guān)于控制端Sel，只需用一個二選一的Mux，選擇A或Z。溢出的判斷，不論是加法還是減法，在轉(zhuǎn)化為加法運算后。判斷依據(jù)：兩相加數(shù)符號相同，運算結(jié)果符號不同，則發(fā)生溢出。2.電路設(shè)計：

設(shè)計軟件：QuartusII8.11.一位全加全減單元的電路圖:(進行減法運算時初始進位的變化在完整電路中用Addsub做Cin實現(xiàn))

AXORinst6Binst5

subAND2

Cin

AND2

OUTPUT

inst1

AND2

inst封裝后：

adderwx

ABsubCin

inst一位全加/減器的仿真結(jié)果：（Cin=Addsub）

INPUTINPUTINPUTA‘BAND2VCCOR2VCCVCCOUTPUTinst1A‘

2.Sel控制端的實現(xiàn)電路：INPUTINPUTINPUTA‘BAND2VCCOR2VCCVCCOUTPUTinst1A‘

A

inst6

Sel

inst2AND2

S

封裝后：

Block1

ASelS

inst

INPUTXNORINPUTINPUTINPUTOverflowXORVCCVCCVCCVCCinst3OUTPUTXORinst1Overflow

3.判斷溢出的實現(xiàn)電路：INPUTXNORINPUTINPUTINPUTOverflowXORVCCVCCVCCVCCinst3OUTPUTXORinst1Overflow

Sub

inst2

B3

AND2A3

instS3

封裝后：

blo

SubB3A3S3

inst4

S0INPUTVCCOUTPUTINPUTVCCINPUTVCCINPUTVCCadderwxSCoutsubCininst1INPUTVCC‘AkINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCS1OUTPUTOUTPUTadderwxABsubCininst2‘AlASBlinst17S2S3adderwxSCoutsubCininst3‘AeS13stinAB1

oBlSCoutkcstinABlASocBlS0INPUTVCCOUTPUTINPUTVCCINPUTVCCINPUTVCCadderwxSCoutsubCininst1INPUTVCC‘AkINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCS1OUTPUTOUTPUTadderwxABsubCininst2‘AlASBlinst17S2S3adderwxSCoutsubCininst3‘AeS13stinAB1

oBlSCoutkcstinABlASocBlSCouteS14stinOUTPUT1ocBlOverflowkstnilASSubOverfloweS511klASe