數(shù)字邏輯電路-學(xué)習(xí)通課后章節(jié)答案期末考試題庫(kù)2023年

數(shù)字邏輯電路-學(xué)習(xí)通課后章節(jié)答案期末考試題庫(kù)2023年圖為雙四選一數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路,輸入變量為A、B、C,輸出邏輯函數(shù)為F1、F2,其功能為()。

參考答案:

F1=∑m(1,2,4,7),F2=∑m(3,5,6,7),全加器

組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。

參考答案:

對(duì)

數(shù)值比較器從最高位開始逐步向低位進(jìn)行比較。

參考答案:

對(duì)

在TTL電路中通常規(guī)定高電平額定值為5V。

參考答案:

錯(cuò)

數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反,互為逆過程。

參考答案:

對(duì)

串行進(jìn)位加法器比超前進(jìn)位加法器運(yùn)算速度快。

參考答案:

對(duì)

CT74LS283中的A3為數(shù)據(jù)低位，A0為數(shù)據(jù)高位。

參考答案:

對(duì)

8-3線編碼器有（）個(gè)輸入端，有（）個(gè)輸出端。

參考答案:

8;八；８?jìng)€(gè)；八個(gè)###３；三；３個(gè)；三個(gè)

多個(gè)數(shù)值比較器進(jìn)行級(jí)聯(lián)時(shí)，需要注意前后級(jí)輸入輸出的對(duì)應(yīng)關(guān)系。

參考答案:

對(duì)

一個(gè)4選1的數(shù)據(jù)選擇器，應(yīng)具有（）個(gè)地址輸入端（）個(gè)數(shù)據(jù)輸入端。

參考答案:

２；兩；兩個(gè)；２個(gè)###４；四；４個(gè)；四個(gè)

在二進(jìn)制系統(tǒng)中，每個(gè)變量的取值為（

）

參考答案:

0和1

AB+A在四變量卡諾圖中有(

)個(gè)小格是“1”。

參考答案:

8

異或門的一個(gè)輸入端接高電平，另一個(gè)接輸入信號(hào)，則輸出與輸入信號(hào)的關(guān)系是（）

參考答案:

反相

格雷碼和余3碼都是無(wú)權(quán)碼。（）

參考答案:

對(duì)

當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有（）個(gè)變量取值組合。

參考答案:

2n

用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù),應(yīng)使（）。

參考答案:

D0=D2=0,D1=D3=1

卡諾圖化簡(jiǎn)時(shí)，不可以將（

）個(gè)1小方格圈在一起。

參考答案:

7

下列各式中哪個(gè)是三變量A、B、C的最小項(xiàng)（）。

參考答案:

ABC

在卡諾圖化簡(jiǎn)中，同一個(gè)1方格可以被不同的包圍圈重復(fù)包圍多次。

參考答案:

對(duì)

在邏輯代數(shù)中，A+AB=

，A+1=

。

參考答案:

A

1

4變量卡諾圖由（

）個(gè)小方格組成。

參考答案:

16

反演規(guī)則可用來(lái)求邏輯函數(shù)的（）。

參考答案:

非函數(shù)

異或與同或互為邏輯反。（）

參考答案:

對(duì)

對(duì)偶規(guī)則中，需要把原變量換成（）。

參考答案:

原變量不變

組合邏輯電路的輸出取決于

參考答案:

當(dāng)時(shí)的輸入信號(hào)

對(duì)于實(shí)數(shù)，原碼、反碼和補(bǔ)碼都相同。（）

參考答案:

錯(cuò)

組合邏輯電路的分析是指

參考答案:

已知邏輯圖，求解邏輯功能的過程

共陽(yáng)接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為低電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)，共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。

參考答案:

對(duì)

用4選1數(shù)據(jù)選擇器不能實(shí)現(xiàn)3變量的邏輯函數(shù)。

參考答案:

對(duì)

寫出下列5421BCD碼對(duì)應(yīng)的十進(jìn)制數(shù)，(1000.0011)5421BCD=（

）10

參考答案:

5.3

編碼器能將特定的輸入信號(hào)變?yōu)槎M(jìn)制代碼;而譯碼器能將二進(jìn)制代碼變?yōu)樘囟êx的輸出信號(hào),編碼和譯碼是互逆的過程

參考答案:

對(duì)

多個(gè)74LS283級(jí)聯(lián)時(shí)，低位片的CO接高位片的CI。

參考答案:

對(duì)

5421BCD碼是有權(quán)碼。（）

參考答案:

對(duì)

十進(jìn)制9用余3碼表示為（

）。

參考答案:

1100

在下列邏輯電路中,不是組合邏輯電路的有（）。

參考答案:

計(jì)數(shù)器

CMOS邏輯門電路多余引腳允許懸空。

參考答案:

錯(cuò)

編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼。

參考答案:

對(duì)

當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。

參考答案:

對(duì)

一個(gè)譯碼器若有100個(gè)譯碼輸出端,則譯碼輸入端有()個(gè)。

參考答案:

7

一個(gè)四選一的數(shù)據(jù)選擇器,其數(shù)據(jù)輸入端有()個(gè)。

參考答案:

4

邏輯變量的取值，１比０大。（）

參考答案:

錯(cuò)

(127)10=(

)2=(

)8=(

)16=(

)8421BCD碼=(

)余3碼

參考答案:

1111111###177###7F###000100100111;000100100111###010001011010;010001011010

設(shè)某函數(shù)的表達(dá)式F=A+B,若用四選一數(shù)據(jù)選擇器來(lái)設(shè)計(jì)，則數(shù)據(jù)端D0D1D2D3的狀態(tài)是（

）。(設(shè)A為高位)

參考答案:

0111

欲對(duì)全班43個(gè)學(xué)生以二進(jìn)制代碼編碼表示，最少需要二進(jìn)制碼的位數(shù)是

參考答案:

6

已知有一個(gè)3輸入端的門電路,若輸入信號(hào)A、B、C的波形如圖(a)所示,輸出信號(hào)Y的波形如圖(b)所示,則該門電路執(zhí)行的是()邏輯操作。

參考答案:

與非

全加器是指

參考答案:

兩個(gè)同位的二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位三者相加

組合邏輯電路任意時(shí)刻的穩(wěn)態(tài)輸出,與輸入信號(hào)作用前電路原來(lái)狀態(tài)