1可編程邏輯器件的開(kāi)發(fā)和應(yīng)用課件

EDA技術(shù)應(yīng)用專題可編程邏輯器件的開(kāi)發(fā)和應(yīng)用.EDA技術(shù)概述什么是EDA技術(shù)

EDA（ElectronicDesignAutomation)電子設(shè)計(jì)自動(dòng)化。即以計(jì)算機(jī)為工具來(lái)完成電子系統(tǒng)的設(shè)計(jì)過(guò)程EDA技術(shù)的四個(gè)基本內(nèi)容

1、電路原理圖及PCB板圖的繪制（PROTEL98/99，ORCAD等）

2、電路的模擬仿真及功能測(cè)試（EWB等）

3、可編程邏輯器件（PLD）的設(shè)計(jì)

4、專用集成電路ASIC的設(shè)計(jì).可編程邏輯器件概述什么是可編程邏輯器件使用PLD器件的好處PLD的基本結(jié)構(gòu)PLD的分類和發(fā)展GAL器件、CPLD/FPGA器件介紹PLD廠商簡(jiǎn)介PLD器件的開(kāi)發(fā)過(guò)程FLEX10K系列典型器件EPF10K10簡(jiǎn)介FPGA的編程和配置.

什么是可編程邏輯器件邏輯器件的三種類型：1．標(biāo)準(zhǔn)產(chǎn)品：即SSI/MSI邏輯器件。例如：TTL工藝的54／74系列和CMOS工藝的CD4000系列中的各種邏輯門(mén)、觸發(fā)器、譯碼器、多路轉(zhuǎn)換器、計(jì)數(shù)器和寄存器等邏輯器件就屬于這一類。2．單片機(jī)系統(tǒng)：由軟件配置的LSI器件，如各種微處理器（CPU)和單片微型計(jì)算機(jī)芯片等。3．專用集成電路ASIC（VLSI）.標(biāo)準(zhǔn)產(chǎn)品的特點(diǎn)邏輯器件的標(biāo)準(zhǔn)產(chǎn)品批量大，成本低，價(jià)格便宜，器件的工作速度也很快，是數(shù)字系統(tǒng)傳統(tǒng)設(shè)計(jì)中使用的主要邏輯器件。但是，這類器件的密度不高，用它構(gòu)成的數(shù)字系統(tǒng)硬件規(guī)模大，印刷線路板走線復(fù)雜。焊點(diǎn)多，致使系統(tǒng)的可靠性降低，功耗增大。另外，這種器件的功能在出廠時(shí)就已確定，用戶無(wú)法修改，不利于系統(tǒng)加密，修改設(shè)計(jì)時(shí)也比較麻煩，尤其是在印刷線路板制成以后就更是如此。.單片機(jī)系統(tǒng)的特點(diǎn)

70年代以后陸續(xù)推出的微處理器和單片計(jì)算機(jī)等邏輯器件較好地彌補(bǔ)了標(biāo)準(zhǔn)產(chǎn)品的上述缺陷。這種器件密度高，其邏輯功能可由軟件重新配置。用它構(gòu)成數(shù)字系統(tǒng)時(shí)可大大縮小硬件規(guī)模，提高系統(tǒng)的靈活性。但這類器件的工作速度還不夠高，一般只有專用集成電路的1／10，不能直接用于速度要求特別嚴(yán)格的場(chǎng)合。另外，這種邏輯器件通常要有用若干標(biāo)準(zhǔn)集成電路芯片搭成的外圍電路才能工作。.專用集成電路ASIC的特點(diǎn)

ASIC的出現(xiàn)在一定程度上克服了上述兩種邏輯器件的某些缺點(diǎn)．ASIC是為滿足一種或幾種特定功能而設(shè)計(jì)并制造的集成電路芯片，它密度一般都很高，一片ASIC芯片就能取代一塊由若干中小規(guī)模集成電路芯片搭成的印刷線路板，甚至一個(gè)完整的數(shù)字系統(tǒng)也能用一片ASIC芯片實(shí)現(xiàn)。因此，使用ASIC能大大減小系統(tǒng)的硬件規(guī)摸，降低系統(tǒng)功耗，提高系統(tǒng)的可靠性、保密性和工作速度。.專用集成電路ASIC的類型

ASIC按制造方法又可分為三類：1、全定制(FullCustom)產(chǎn)品2、半定制(Semi-ustom)產(chǎn)品3、PLD器件。.全定制產(chǎn)品的特點(diǎn)全定制的ASIC芯片其各層掩膜都是按特定電路的要求，由半導(dǎo)體器件生產(chǎn)廠家專門(mén)設(shè)計(jì)與制造的。需要經(jīng)過(guò)電路設(shè)計(jì)、邏輯模擬、版圖設(shè)計(jì)和集成電路的各道生產(chǎn)工序才能制造出符合要求的專用集成電路芯片。這是一個(gè)周期長(zhǎng)、費(fèi)用高、還帶有很大風(fēng)險(xiǎn)性的過(guò)程。因此，全定制的專用集成電路只在特大批量生產(chǎn)的情況下才適用。.半定制產(chǎn)品的特點(diǎn)半定制ASIC芯片上的單元電路也是由器件生產(chǎn)廠家預(yù)先做好的(這種芯片稱作母片)，只剩下金屬連接層的掩膜有待按用戶的具體要求進(jìn)行設(shè)計(jì)與制造。這種母片通用性較強(qiáng)，可以大批量生產(chǎn)，因而單片成本較低。當(dāng)用戶需要制作滿足特定要求的ASIC芯片時(shí)，可根據(jù)設(shè)計(jì)要求和所選母片的結(jié)構(gòu)，由用戶或器件生產(chǎn)廠家設(shè)計(jì)出連線版圖，再由器件生產(chǎn)廠家將所需金屬連線做上。因此就用戶角度而言，這種ASIC與全定制ASIC相比，當(dāng)生產(chǎn)量不是很大時(shí)，它的設(shè)計(jì)和生產(chǎn)周期短，成本低，風(fēng)險(xiǎn)也小得多。.PLD器件

但是，以上兩種ASIC的設(shè)計(jì)和制造都離不開(kāi)器件生產(chǎn)廠家，用戶主動(dòng)性較差，而且設(shè)計(jì)和生產(chǎn)周期也比較長(zhǎng)。為了克服上述邏輯器件的缺點(diǎn)，人們又研制出一種新型的邏輯器件—PLD器件。PLD器件芯片上的電路和金屬引線都是事先由器件生產(chǎn)廠家做好的，但其邏輯功能在出廠時(shí)并沒(méi)有確定，其邏輯功能可由用戶根據(jù)需要借助于PLD開(kāi)發(fā)工具通過(guò)對(duì)其“編程”的辦法來(lái)確定。因此，不通過(guò)器件生產(chǎn)廠家用戶自己就能設(shè)計(jì)出符合要求的各種ASIC芯片。多數(shù)PLD器件都能重復(fù)編程，具有加密功能，并兼有標(biāo)準(zhǔn)產(chǎn)品速度快、微處理器靈活性好和全定制與半定制ASIC集成度高的優(yōu)點(diǎn)，是實(shí)現(xiàn)新型數(shù)字系統(tǒng)的理想器件。.使用PLD器件的好處PLD能做什么呢？可以毫不夸張的講，PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡(jiǎn)單的74電路，都可以用PLD來(lái)實(shí)現(xiàn)。PLD如同一張白紙或是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，或是硬件描述語(yǔ)言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。通過(guò)軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在PCB完成以后，還可以利用PLD的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。使用PLD來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。PLD的這些優(yōu)點(diǎn)使得PLD技術(shù)在90年代以后得到飛速的發(fā)展，同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語(yǔ)言（HDL)的進(jìn)步。.使用PLD器件的好處

(一)減小系統(tǒng)的硬件規(guī)模

PLD器件密度高，一片PLD可代替幾片、幾十片乃至上百片中小規(guī)模的數(shù)字集成電路芯片。用PLD器件實(shí)現(xiàn)數(shù)字系統(tǒng)時(shí)用的芯片數(shù)量少,占用印刷線路板面積小，整個(gè)系統(tǒng)的硬件規(guī)模會(huì)有明顯減小。例如：一個(gè)由2片“或”門(mén)74LS32、4片“與”門(mén)74LS08和4片D觸發(fā)器74LS74組成的電子骰子游戲機(jī)控制電路，用1片GAL16V8即可代替。又如：一個(gè)數(shù)字解調(diào)器，用SSI／MSI芯片實(shí)現(xiàn)時(shí)，需要10片十進(jìn)制計(jì)數(shù)器4LS160，4片單穩(wěn)態(tài)觸發(fā)器74LS122，1片D觸發(fā)器74LS74，2片“與非”門(mén)74LS00，1片反相器74LS04，共計(jì)11片標(biāo)準(zhǔn)數(shù)字集成電路芯片，占用印刷線路板面積110cm2。改用PLD器件時(shí)，用一片ATV750就可實(shí)現(xiàn)，占用面積只有1片24引腳的標(biāo)準(zhǔn)集成電路芯片那么大。.使用PLD器件的好處

(二)提高系統(tǒng)的可靠性使用PLD器件后，由于實(shí)現(xiàn)系統(tǒng)所需要的芯片數(shù)目減少了，占用印刷線路板的面積和引線以及焊點(diǎn)的數(shù)量也隨之減少，所以使系統(tǒng)的可靠性得以提高。

(三)提高系統(tǒng)的工作速度

PLD器件工作速度快，使用PLD后實(shí)現(xiàn)系統(tǒng)所需要的電路級(jí)數(shù)又少，整個(gè)系統(tǒng)的工作速度會(huì)得到提高。.使用PLD器件的好處

(四)提高系統(tǒng)的靈活性在系統(tǒng)的研制階段，由于設(shè)計(jì)錯(cuò)誤和任務(wù)的變更而修改設(shè)計(jì)的事是經(jīng)常發(fā)生的。使用不可編程的器件時(shí)，修改設(shè)計(jì)就得更換或增減器件。這是一件相當(dāng)麻煩的事，有時(shí)還不得不更換印刷線路板。使用PLD器件后情況就大不相同。由于PLD器件引腳比較靈活，又有可擦除可編程的能力，因此，對(duì)原設(shè)計(jì)進(jìn)行修改時(shí)，只需要修改原設(shè)計(jì)文件再對(duì)PLD芯片重新編程即可，根本不需要修改電路布局，更不需要重新加工印刷線路板，甚至在產(chǎn)品更新?lián)Q代時(shí)也是如此。這就大大提高了系統(tǒng)的靈活性。.使用PLD器件的好處

(五)縮短設(shè)計(jì)周期

PLD器件密度高，使用PLD器件時(shí)電路布局省事．印刷線路板設(shè)計(jì)簡(jiǎn)單；PLD器件性能靈活，使用它修改設(shè)計(jì)方便；PLD器件開(kāi)發(fā)工具先進(jìn)，用PLD器件實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)時(shí)，無(wú)論是在設(shè)計(jì)構(gòu)思階段還是在設(shè)計(jì)實(shí)現(xiàn)階段都能自動(dòng)快速地進(jìn)行。因此，使用PLD可大大縮短系統(tǒng)的設(shè)計(jì)周期，加快產(chǎn)品投放市場(chǎng)的速度，提商產(chǎn)品的競(jìng)爭(zhēng)能力。.使用PLD器件的好處

(六)降低設(shè)計(jì)成本影響系統(tǒng)設(shè)計(jì)成本的因素是多方面的。使用PLD器件實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)時(shí)，如果僅從器件本身的價(jià)格考慮，有時(shí)還看不出它的優(yōu)勢(shì)，但綜合考慮起來(lái)其優(yōu)越性還是明顯的。首先，使用PLD器件修改設(shè)計(jì)方便，設(shè)計(jì)周期縮短，使系統(tǒng)的研制開(kāi)發(fā)費(fèi)用降低。其次，使用PLD器件可使印刷線路板面積和需要的插件減少，從而使系統(tǒng)的制造費(fèi)用降低。再次，使用PLD器件能使系統(tǒng)的可靠性提高，維修工作量減少，進(jìn)而使系統(tǒng)的維修服務(wù)費(fèi)用降低。.使用PLD器件的好處(七)增加系統(tǒng)的保密性能

PLD器件一般都具有加密功能，在系統(tǒng)中廣泛使用PLD器件可有效地防止自己的產(chǎn)品被他入非法仿制，以獲得更多的市場(chǎng)占有率和經(jīng)濟(jì)效益。.PLD的基本結(jié)構(gòu)綜上所述，PLD器件是一種新型的邏輯器件，是ASIC的一個(gè)重要分支，是一種由用戶通過(guò)編程就能定義其邏輯功能，從而實(shí)現(xiàn)各種設(shè)計(jì)要求的集成電路芯片。PLD器件之所以有上述功能，是因?yàn)樗陔娐方Y(jié)構(gòu)上與其它邏輯器件有著較大差別。那么它的電路結(jié)構(gòu)又是怎樣的呢?這還得從它的設(shè)計(jì)原理談起。.PLD的基本結(jié)構(gòu)

(一)PLD器件的設(shè)計(jì)原理在數(shù)字系統(tǒng)設(shè)計(jì)中，當(dāng)輸入中既含原變量又含反變量時(shí)，任何數(shù)字邏輯都能用“與-或”邏輯函數(shù)來(lái)描述，從而都可用“與”門(mén)和“或”門(mén)來(lái)實(shí)現(xiàn)。這就是PLD器件的設(shè)計(jì)原理。多數(shù)PLD器件的內(nèi)部電路就是根據(jù)這一原理設(shè)計(jì)的，其總體結(jié)構(gòu)如圖1—1所示。.PLD的基本結(jié)構(gòu)PLD的基本結(jié)構(gòu)框圖.PLD器件的電路表示.PLD器件的電路表示與門(mén)表示法.或門(mén)表示法PLD器件的電路表示.PLD的3種連接方式PLD器件的電路表示.典型的PLD的結(jié)構(gòu)（實(shí)現(xiàn)組合邏輯的部分)

.F=(A+B)&C&D=A&C&D+B&C&D.PLD的分類和發(fā)展常見(jiàn)的可編程邏輯器件有PROM、PLA、PAL、GAL、FPGA及CPLD等，按器件的集成度來(lái)劃分，可分為低密度可編程邏輯器件和高密度可編程邏輯器件，如圖所示.PLD的分類可編程邏輯器件低密度可編程邏輯器件(500門(mén)以下)?高密度可編程邏輯器件(幾百萬(wàn)門(mén))?PROMPLAPALGALEPLDCPLDFPGAPLD器件的分類.可編程邏輯器件的發(fā)展歷程70年代80年代90年代PROM和PLA器件改進(jìn)的PLA器件GAL器件FPGA器件EPLD器件CPLD器件內(nèi)嵌復(fù)雜功能模塊的SoPC.PLD的發(fā)展方向

PLD器件的發(fā)展.GAL器件簡(jiǎn)介

GAL(GenericArrayLogic)器件，是Lattice公司80年代發(fā)明的可電擦寫(xiě)、可重復(fù)編程、可設(shè)置加密位的PLD器件。具有代表性的GAL芯片有GALl6V8和GAL20V8..GAL16V81234567891011121314151617181920CLK/ININ1IN2IN3IN4IN5IN6IN7IN8GNDVCCI/OI/OI/OI/OI/OI/OI/OI/OOE/INGAL16V8外部引腳圖.邏輯宏單元輸入/輸出口輸入口時(shí)鐘信號(hào)輸入三態(tài)控制可編程與陣列固定或陣列GAL16V8.邏輯宏單元OLMC的內(nèi)部電路圖.CPLD/FPGA器件CPLD是復(fù)雜可編程邏輯器件（ComplexProgramableLogicDevice）的簡(jiǎn)稱，F(xiàn)PGA是現(xiàn)場(chǎng)可編程門(mén)陣列（FieldProgramableGateArray)的簡(jiǎn)稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或CPLD/FPGA。.CPLD器件

CPLD是基于乘積項(xiàng)技術(shù)的復(fù)雜PLD器件。其結(jié)構(gòu)和GAL器件基本相同，但其管腳和容量要比GAL大的多。這種PLD可分為三塊結(jié)構(gòu)：宏單元（Marocell)，可編程連線（PIA)和I/O控制塊。宏單元是PLD的基本結(jié)構(gòu)，由它來(lái)實(shí)現(xiàn)基本的邏輯功能。.CPLD器件的內(nèi)部結(jié)構(gòu).LAB邏輯功能塊的內(nèi)部結(jié)構(gòu).CPLD器件的特點(diǎn)這種基于乘積項(xiàng)的CPLD基本都是由EEPROM和Flash工藝制造的，一上電就可以工作，無(wú)需其他芯片配合。非易失性有使用壽命.FPGA器件

FPGA芯片采用的是查找表的原理與結(jié)構(gòu)。查找表（Look-Up-Table)簡(jiǎn)稱為L(zhǎng)UT，LUT本質(zhì)上就是一個(gè)RAM。目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的16x1的RAM。當(dāng)用戶通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路以后，CPLD/FPGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫(xiě)入RAM,這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。

.實(shí)際邏輯電路LUT的實(shí)現(xiàn)方式

a,b,c,d輸入邏輯輸出地址RAM中存儲(chǔ)的內(nèi)容00000000000001000010....0...01111111111.FPGA器件的內(nèi)部結(jié)構(gòu).LE邏輯功能塊的內(nèi)部結(jié)構(gòu).FPGA器件的特點(diǎn)由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而SRAM工藝的芯片在掉電后信息就會(huì)丟失，一般需要外加一片專用配置芯片（EPROM），在上電的時(shí)候，由這個(gè)專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作，由于配置時(shí)間很短，不會(huì)影響系統(tǒng)正常工作。也有少數(shù)FPGA采用反熔絲或Flash工藝，對(duì)這種FPGA，就不需要外加專用的配置芯片。.選擇CPLD還是FPGA？選擇CPLD還是FPGA？根據(jù)上一篇PLD的結(jié)構(gòu)和原理可以知道，PLD分解組合邏輯的功能很強(qiáng)，一個(gè)宏單元就可以分解十幾個(gè)甚至20－30多個(gè)組合邏輯輸入。而FPGA的一個(gè)LUT只能處理4輸入的組合邏輯，因此，PLD適合用于設(shè)計(jì)譯碼等復(fù)雜組合邏輯。但FPGA的制造工藝確定了FPGA芯片中包含的LUT和觸發(fā)器的數(shù)量非常多，往往都是幾千上萬(wàn)，PLD一般只能做到512個(gè)邏輯單元，而且如果用芯片價(jià)格除以邏輯單元數(shù)量，F(xiàn)PGA的平均邏輯單元成本大大低于PLD。所以如果設(shè)計(jì)中使用到大量觸發(fā)器，例如設(shè)計(jì)一個(gè)復(fù)雜的時(shí)序邏輯，那么使用FPGA就是一個(gè)很好選擇。.PLD廠商簡(jiǎn)介隨著可編程邏輯器件應(yīng)用的日益廣泛，許多IC制造廠家涉足CPLD/FPGA領(lǐng)域。目前世界上有十幾家生產(chǎn)CPLD/FPGA的公司，最大的三家是：ALTERA，XILINX，Lattice，其中ALTERA和XILINX占有了60%以上的市場(chǎng)份額。.PLD廠商簡(jiǎn)介ALTERA公司：九十年代以后發(fā)展很快，是最大可編程邏輯器件供應(yīng)商之一。主要產(chǎn)品有：MAX3000/7000,FLEX10K,APEX20K，ACEX1K等。最新CycloneI/II/III系列開(kāi)發(fā)軟件為MaxplusII和QuartusII。.PLD廠商簡(jiǎn)介FPGA的發(fā)明者，老牌PLD公司，是最大可編程邏輯器件供應(yīng)商之一。產(chǎn)品種類較全，主要有：XC9500/4000，Coolrunner(XPLA3)，Spartan,Virtex等。開(kāi)發(fā)軟件為Foundition和ISE。通常來(lái)說(shuō)，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用ALTERA的人多，在美國(guó)則是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的?？梢灾vAltera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。.PLD廠商簡(jiǎn)介L(zhǎng)attice是ISP技術(shù)的發(fā)明者,ISP技術(shù)極大的促進(jìn)了PLD產(chǎn)品的發(fā)展，與ALTERA和XILINX相比，其開(kāi)發(fā)工具比ALTERA和XILINX略遜一籌。中小規(guī)模PLD比較有特色，不過(guò)其大規(guī)模PLD、FPGA的競(jìng)爭(zhēng)力還不夠強(qiáng)

1999年推出可編程模擬器件。99年收購(gòu)Vantis（原AMD子公司）,成為第三大可編程邏輯器件供應(yīng)商。主要產(chǎn)品有ispLSI2000/5000/8000,MACH4/5，ispMACH4000等.PLD器件的開(kāi)發(fā)過(guò)程如何使用PLD呢？其實(shí)PLD的使用很簡(jiǎn)單，學(xué)習(xí)PLD比學(xué)習(xí)單片機(jī)要簡(jiǎn)單的多，有數(shù)字電路基礎(chǔ)，會(huì)使用計(jì)算機(jī)，就可以進(jìn)行PLD的開(kāi)發(fā)。開(kāi)發(fā)PLD需要了解三個(gè)部分：1.PLD開(kāi)發(fā)軟件2.PLD本身3HDL語(yǔ)言.由于PLD軟件已經(jīng)發(fā)展的相當(dāng)完善，用戶甚至可以不用詳細(xì)了解PLD的內(nèi)部結(jié)構(gòu)，也可以用自己熟悉的方法：如原理圖輸入或HDL語(yǔ)言來(lái)完成相當(dāng)優(yōu)秀的PLD設(shè)計(jì)。所以對(duì)初學(xué)者，首先應(yīng)了解PLD開(kāi)發(fā)軟件和開(kāi)發(fā)流程。了解PLD的內(nèi)部結(jié)構(gòu)，將有助于提高我們?cè)O(shè)計(jì)的效率和可靠性。.EPF10K10-PLCC84芯片介紹

FLEXEPF10K10-PLCC84芯片是ALTERA公司生產(chǎn)的一個(gè)嵌入式的可編程邏輯器件。內(nèi)部結(jié)構(gòu)是典型的FPGA結(jié)構(gòu)。

.3.4.2FLEX10K系列器件圖3-34FLEX10K內(nèi)部結(jié)構(gòu)...IOCIOCIOCIOC......IOCIOC...IOCIOC...IOCIOC...IOCIOC邏輯單元...IOCIOC...IOCIOCIOCIOC...快速通道互連邏輯陣列塊(LAB)IOCIOC....(1)邏輯單元LE圖3-35LE(LC)結(jié)構(gòu)圖數(shù)據(jù)1Lab控制3LE輸出進(jìn)位鏈級(jí)聯(lián)鏈查找表

(LUT)清零和預(yù)置邏輯時(shí)鐘選擇進(jìn)位輸入級(jí)聯(lián)輸入進(jìn)位輸出級(jí)聯(lián)輸出Lab控制1CLRNDQ數(shù)據(jù)2數(shù)據(jù)3數(shù)據(jù)4Lab控制2Lab控制4.連續(xù)布線和分段布線的比較連續(xù)布線=每次設(shè)計(jì)重復(fù)的可預(yù)測(cè)性和高性能連續(xù)布線(Altera基于查找表（LUT）的FPGA)LABLE.兩種不同的級(jí)聯(lián)方式“與”級(jí)聯(lián)鏈“或”級(jí)聯(lián)鏈LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LE1LE2LEnLE1LE2LEn0.6ns2.4ns16位地址譯碼速度可達(dá)2.4+0.6x3=4.2ns....IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCFLEX10K系列FPGA結(jié)構(gòu)圖...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式陣列塊.EAB的大小靈活可變通過(guò)組合EAB可以構(gòu)成更大的模塊不需要額外的邏輯單元，不引入延遲，EAB可配置為深度達(dá)2048的存儲(chǔ)器EAB的字長(zhǎng)是可配置的256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8.FLEXEPF10K系列器件主要由嵌入式陣列塊EAB、邏輯陣列塊LAB、I/O單元及快速通道互連等器件資源組成。FLEXEPF10K10芯片內(nèi)部共有72個(gè)邏輯陣列塊LAB，每個(gè)LAB包含八個(gè)邏輯單元LE，每個(gè)LE含有一個(gè)四輸入查找表（LUT）、一個(gè)可編程觸發(fā)器、進(jìn)位鏈和級(jí)連鏈。八個(gè)LE可以構(gòu)成一個(gè)中規(guī)模的邏輯塊，如八位計(jì)數(shù)器、地址譯碼器和狀態(tài)機(jī)。多個(gè)LAB組合起來(lái)可以構(gòu)成更大的邏輯塊，每個(gè)LAB代表大約96個(gè)可用邏輯門(mén)。FLEXEPF10K10芯片內(nèi)部同時(shí)還