存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì)課件

本章重點(diǎn)存儲(chǔ)器的分類(lèi)和結(jié)構(gòu)只讀、非易失性及讀寫(xiě)存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)單元外圍電路——靈敏放大器、譯碼器、驅(qū)動(dòng)器和時(shí)序產(chǎn)生器存儲(chǔ)器設(shè)計(jì)中的功耗和可靠性問(wèn)題存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).112.1引言密集的數(shù)據(jù)存儲(chǔ)電路是數(shù)字電路或系統(tǒng)設(shè)計(jì)者的主要考慮之一將存儲(chǔ)單元組成大的陣列，這可以使外圍電路的開(kāi)銷(xiāo)最小并增加存儲(chǔ)密度本章的意義在于它應(yīng)用了大量前幾章中介紹過(guò)的電路技術(shù)存儲(chǔ)器設(shè)計(jì)可以看成一個(gè)高性能、高密度和低功耗電路的設(shè)計(jì)實(shí)例存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).212.1.1存儲(chǔ)器分類(lèi)時(shí)序參數(shù)讀出時(shí)間/寫(xiě)入時(shí)間/讀周期/寫(xiě)周期存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).3半導(dǎo)體存儲(chǔ)器分類(lèi)

E2

()

存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).412.1.2存儲(chǔ)器總體結(jié)構(gòu)和單元模塊012N22N21M

M

N

S0S1S2SN22A0A1AK21K52NSN21012N22N21S0(M)NxM:NNK=log2NDecoderreducesthenumberofselectsignals(M)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).5存儲(chǔ)陣列:>>

存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).6層次化的存儲(chǔ)結(jié)構(gòu)優(yōu)點(diǎn)：1、本地字線和位線的長(zhǎng)度較短2、快地址只用來(lái)激活被尋址的塊節(jié)省功耗存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).7

3031128K01ClockgeneratorCS,WEbufferI/ObufferY-addressbufferX-addressbufferx1/x4controllerZ-addressbufferX-addressbufferPredecoderandblockselectorBitlineloadTransfergateColumndecoderSenseamplifierandwritedriver

[90]例12.2層次化的存儲(chǔ)結(jié)構(gòu)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).8存儲(chǔ)器支持3種工作模式：讀、寫(xiě)和匹配存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).9存儲(chǔ)器時(shí)序時(shí)序多路分時(shí)尋址技術(shù)時(shí)序自定時(shí)技術(shù)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).1012.2存儲(chǔ)器內(nèi)核只讀存儲(chǔ)器/非易失性讀寫(xiě)存儲(chǔ)器//讀寫(xiě)存儲(chǔ)器/存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).1112.2.1只讀存儲(chǔ)器工作原理優(yōu)缺點(diǎn)比較WLBLWLBL1WLBLWLBLWLBL0VDDWLBLGND二極管ROMMOSROM1MOSROM2圖12.9的1和0單元的不同實(shí)現(xiàn)方式存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).12思考題12.1陣列確定圖12.10的中存放在地址0、1、2和3處的數(shù)據(jù)值注意：圖中如何使電源線在相鄰單元之間共享而減少了它們的用量WL[0]VDDBL[0]WL[1]WL[2]WL[3]VbiasBL[1]Pull-downloadsBL[2]BL[3]VDD存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).13思考題12.2存儲(chǔ)器陣列確定圖12.11的中存放在地址0、1、2和3處的數(shù)據(jù)值WL[0]GNDBL[0]WL[1]WL[2]WL[3]VDDBL[1]Pull-updevicesBL[2]BL[3]GND存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).14存儲(chǔ)器編程存儲(chǔ)單元和上拉晶體管尺寸的問(wèn)題噪聲容限換取性能和編程方式的比較注意在布線信號(hào)時(shí)采用了擴(kuò)散區(qū)PolysiliconMetal1DiffusionMetal1onDiffusion存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).15單元的大部分面積用于位線接觸和接地連接解決方案：采用不同的存儲(chǔ)器結(jié)構(gòu)

未被選中的行，字線全部為高電平WL[0]WL[1]WL[2]WL[3]VDDPull-updevicesBL[3]BL[2]BL[1]BL[0]思考題12.31確定圖12.13的中存放在地址0、1、2和3處的數(shù)據(jù)值存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).16結(jié)構(gòu)的主要優(yōu)點(diǎn)(a)采用1層編程(b)采用降低閾值注入PolysiliconMetal1DiffusionMetal1onDiffusion存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).17思考題12.3和的電壓擺幅假設(shè)圖12.12和圖12.14中的版圖采用我們標(biāo)準(zhǔn)的0.25m工藝實(shí)現(xiàn)，確定上拉器件的尺寸使最壞情況下1.5V(2.5V)。這相當(dāng)于字線擺幅為1V。確定88和512512陣列的值1.因?yàn)槊看巫疃嘀挥幸粋€(gè)晶體管可以導(dǎo)通，所以的值與陣列尺寸無(wú)關(guān)，也與陣列編程無(wú)關(guān)。所要求的器件的尺寸()5.242.由于是串聯(lián)鏈，的值與存儲(chǔ)器尺寸(行數(shù))及編程都有關(guān)對(duì)于(88)陣列：=0.49對(duì)于(512512)陣列：=0.0077所以，很少用于8行或16行以上的陣列中存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).18思考題12.4字線和位線的寄生參數(shù)考慮512512陣列的情形1.字線寄生參數(shù)線電容和柵電容線電阻(多晶硅)位線寄生參數(shù)電阻不起作用(鋁線)漏電容和柵漏電容的瞬態(tài)性能瞬態(tài)響應(yīng)的定義存儲(chǔ)陣列的大部分延時(shí)來(lái)自互連寄生參數(shù)VDDCbitrwordcwordWLBL存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).192.字線寄生參數(shù)同位線寄生參數(shù)串聯(lián)晶體管鏈的電阻漏/源和整個(gè)柵電容VDDCLrwordcwordcbitrbitWLBL存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).20例12.5一個(gè)512512的傳播延時(shí)1.含有M個(gè)單元的分布線的字線延時(shí)=0.38()M2=0.38(17.5Ω(0.049+0.75))5122=1.42.對(duì)于位線，它的響應(yīng)時(shí)間取決于翻轉(zhuǎn)方向。假設(shè)有一個(gè)(0.5/0.25)下拉器件和一個(gè)(1.3125/0.25)上拉晶體管=512(0.8+0.009)=0.46=0.69(13kΩ/231kΩ/5.25)0.46=0.98=0.69(31kΩ/5.25)0.46=1.87說(shuō)明：字線延時(shí)起主要作用。它幾乎全部來(lái)自多晶線的大電阻利用計(jì)算數(shù)據(jù)和等效模型，可以推導(dǎo)出存儲(chǔ)器內(nèi)核及其部件的傳播延時(shí)的估計(jì)值解決字線延時(shí)問(wèn)題從兩端驅(qū)動(dòng)地址線和采用金屬旁路線仔細(xì)分割存儲(chǔ)器成許多尺寸合適的子塊以均衡字線和位線的延時(shí)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).21例12.6一個(gè)512512的傳播延時(shí)1.字線延時(shí)與的情況相似=0.38()M2=0.38(15Ω(0.049+0.56))5122=1.32.關(guān)于位線延時(shí)，最壞情況發(fā)生在當(dāng)整個(gè)一列除一個(gè)單元以外都存放0并且最下面的晶體管導(dǎo)通時(shí)。(忽略上拉晶體管的影響)=0.388.7kΩ0.855112=0.73s=0.69(31kΩ/0.0077)(5110.85)=1.2s說(shuō)明：這些延時(shí)在大多數(shù)情況下顯然是不能接受的。把存儲(chǔ)器分割成較小的模塊似乎是唯一合理的選擇存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).22功耗與預(yù)充電的存儲(chǔ)陣列和結(jié)構(gòu)繼承了偽門(mén)的所有缺點(diǎn)：有比邏輯是由上拉和下拉器件的尺寸比決定的靜態(tài)功耗當(dāng)輸出為低電平時(shí)，在電源軌線之間存在靜態(tài)電流通路例12.7的靜態(tài)功耗考慮(512512)的情況?？梢院侠淼丶僭O(shè)平均有50％的輸出是低電平。假設(shè)靜態(tài)電流大約等于0.21(輸出電壓為1.5V時(shí))。這意味著在沒(méi)有任何操作時(shí)，總靜態(tài)功耗為(512/2)0.212.50.14W存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).23解決方案：采用預(yù)充電邏輯WL[0]GNDBL[0]WL[1]WL[2]WL[3]VDDBL[1]PrechargedevicesBL[2]BL[3]GNDpreφ預(yù)充電器件的尺寸可以按需要設(shè)計(jì)得較大，而時(shí)鐘的設(shè)計(jì)變得更加困難存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).2412.2.2非易失性讀寫(xiě)存儲(chǔ)器浮柵晶體管多了一個(gè)額外的多晶硅條插在柵和溝道之間，因而稱(chēng)為浮柵

n+npGSD器件截面圖電路符號(hào)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).25它的閾值電壓是可編程的0V5V0VDS5V2.5V5VDS20V10V5V20VDS雪崩注入移去編程電壓后電荷仍被捕獲編程形成了較高的閾值由于浮柵為2所包圍，而2是一個(gè)極好的絕緣體，所以被捕獲的電荷可以在浮柵上存放許多年，即使在電源電壓被移去之后也是如此，這就是易失性存儲(chǔ)的機(jī)理存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).26可擦除可編程只讀存儲(chǔ)器()優(yōu)點(diǎn)結(jié)構(gòu)簡(jiǎn)單、密度極高、可以低成本來(lái)生產(chǎn)大容量存儲(chǔ)器缺點(diǎn)擦除過(guò)程慢、有限的耐久性、編程過(guò)程功耗很大擦除過(guò)程必須在“系統(tǒng)外”進(jìn)行存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).27電擦除可編程只讀存儲(chǔ)器()FloatinggateSourceSubstratepGateDrainn1n120–30nm10nm-10V10VIVGDWLBLVDD存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).28快閃電擦除可編程只讀存儲(chǔ)器()應(yīng)用最普遍的非易失性存儲(chǔ)器結(jié)構(gòu)是和方法的組合一次擦除許多存儲(chǔ)單元——概念的來(lái)源Controlgateerasurep-substrateFloatinggateThintunnelingoxiden1sourcen1drainprogramming存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).29存儲(chǔ)器的基本操作A.擦除操作存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).30存儲(chǔ)器的基本操作B.寫(xiě)操作存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).31存儲(chǔ)器的基本操作C.讀操作存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).32非易失性存儲(chǔ)器的新趨勢(shì)多位存儲(chǔ)的非易失性存儲(chǔ)器非易失性讀寫(xiě)存儲(chǔ)器——小結(jié)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).3312.2.3讀寫(xiě)存儲(chǔ)器()靜態(tài)隨機(jī)存取存儲(chǔ)器()WLBLVDDM5M6M4M1M2M3BLQQ存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).34例題12.8——讀操作WLBLVDDM5M6M4M1VDDVDDVDDBLQ=1Q=0CbitCbit存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).35000.20.40.60.811.20.5Voltagerise[V]11.21.52CellRatio(CR)2.53VoltageRise(V)分析(讀操作)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).36例題12.9——寫(xiě)操作BL=1BL=0Q=0Q=1M1M4M5M6VDDVDDWL存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).37分析(寫(xiě)操作)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).38單元的性能VDDGNDQQWLBLBLM1M3M4M2M5M6六管存儲(chǔ)器單元的版圖存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).39M3RLRLVDDWLQQM1M2M4BLBL電阻負(fù)載單元(四管）存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).40動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器()WWLBL1M1XM3M2CSBL2RWLVDDVDD2VTDVVDD2VTBL2BL1XRWLWWL三管動(dòng)態(tài)存儲(chǔ)單元存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).41BL2BL1GNDRWLWWLM3M2M1三管動(dòng)態(tài)存儲(chǔ)單元的版圖例子存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).42單管動(dòng)態(tài)存儲(chǔ)單元存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).43DV(1)V(1)V(0)tVPREVBLSenseampactivatedWordlineactivated敏感放大器操作讀操作期間的位線電壓波形存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).44M1wordlineDiffusedbitlinePolysilicongatePolysiliconplateCapacitorMetalwordlinePolySiO2FieldOxiden+n+InversionlayerinducedbyplatebiasPoly采用多晶硅擴(kuò)散電容作為存儲(chǔ)節(jié)點(diǎn)的1T單元A.截面圖B.版圖存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).45先進(jìn)的1T存儲(chǔ)單元

2

A.溝槽電容單元B.堆疊電容單元存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).4612.2.4按內(nèi)容尋址或相聯(lián)存儲(chǔ)器()除存儲(chǔ)數(shù)據(jù)外，它還能有效地將所有存儲(chǔ)數(shù)據(jù)與新輸入的數(shù)據(jù)進(jìn)行比較CAMBitWordBit???CAMBitBitCAMWordWired-NORMatchLineMatchM1M2M7M6M4M5M8M9M3intSWord???CAMBitBitS9管單元存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).47AddressDecoderHitLogicCAMARRAYInputDriversTagHitAddressSRAMARRAYSenseAmps/InputDriversDataR/W例12.11相聯(lián)存儲(chǔ)器在高速緩存中的應(yīng)用存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).4812.6存儲(chǔ)器設(shè)計(jì)的實(shí)例研究12.6.1可編程邏輯陣列GNDGNDGNDGNDGNDGNDGNDVDDX0X0X1f0f1X1X2X2AND-planeOR-planeVDD圖12.74偽存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).49φφX0X0X1X1X2X2φφf(shuō)0f1圖12.75的動(dòng)態(tài)實(shí)現(xiàn)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).50tpretevalDummyANDrowDummyANDrowφORφANDφφORφANDφANDφA.時(shí)鐘信號(hào)B.時(shí)序產(chǎn)生電路圖12.76自定時(shí)動(dòng)態(tài)時(shí)鐘信號(hào)的產(chǎn)生存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).5112.6.24圖12.77分級(jí)字線選擇技術(shù)存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì).52Bit-lineloadBlockselectATDBEQLocal