第02章硬件結(jié)構(gòu)

2023年7月27日DSP技術(shù)及應(yīng)用1第2章TMS320x28xx的硬件結(jié)構(gòu)2.1C28x的基本結(jié)構(gòu)2.2C28x的主要特性2.3C28x的內(nèi)部總線結(jié)構(gòu)2.4C28x的存儲空間結(jié)構(gòu)2.5C28x的片內(nèi)外設(shè)電路2.6C28x的系統(tǒng)控制2023年7月27日DSP技術(shù)及應(yīng)用2第2章TMS320C28x的硬件結(jié)構(gòu)TMS320C2000系列DSP集微控制器和高性能DSP的特點(diǎn)于一身，具有強(qiáng)大的控制和信號處理能力，能夠?qū)崿F(xiàn)復(fù)雜的控制算法,大幅度提高應(yīng)用效率、降低功耗。

TMS320C2000系列DSP芯片上整合了FLASH存儲器、快速的AD轉(zhuǎn)換器、增強(qiáng)的CAN模塊、時間管理器、正交編碼電路接口、多通道緩沖串口等外設(shè)。2023年7月27日DSP技術(shù)及應(yīng)用3第2章TMS320C28x的硬件結(jié)構(gòu)2.1’C28x的基本結(jié)構(gòu)

TMS320C28x（簡稱’C28x）是TI公司為實現(xiàn)低功耗、高速實時信號處理而專門設(shè)計的32位定點(diǎn)數(shù)字信號處理器內(nèi)核，采用改進(jìn)的哈佛結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行的高速度，適應(yīng)于控制系統(tǒng)等實時嵌入式應(yīng)用的需要。2023年7月27日DSP技術(shù)及應(yīng)用4第2章TMS320C28x的硬件結(jié)構(gòu)2.1’C28x的基本結(jié)構(gòu)

1.’C28x的主要優(yōu)點(diǎn)

①圍繞3組數(shù)據(jù)總線和3組地址總線而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。②

具有高度并行性和專用硬件邏輯的CPU設(shè)計，提高了芯片的性能。

③

具有完善的尋址方式和高度專業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實現(xiàn)和高級語言編程的優(yōu)化。

2023年7月27日DSP技術(shù)及應(yīng)用5第2章TMS320C28x的硬件結(jié)構(gòu)2.1’C28x的基本結(jié)構(gòu)

1.’C28x的主要優(yōu)點(diǎn)

④模塊化結(jié)構(gòu)設(shè)計，使派生器件得到了更快的發(fā)展。⑤采用先進(jìn)的IC制造工藝，降低了芯片的功耗,提高了芯片的性能。

⑥采用先進(jìn)的靜態(tài)設(shè)計技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強(qiáng)的應(yīng)用能力。2023年7月27日DSP技術(shù)及應(yīng)用6第2章TMS320C28x的硬件結(jié)構(gòu)2.’C28x的內(nèi)部結(jié)構(gòu)

TMS320C28x的組成

中央處理器CPU

I/O功能擴(kuò)展接口

內(nèi)部總線控制

特殊功能寄存器

數(shù)據(jù)存儲器RAM

程序存儲器Flash/ROM

串行口Jtag接口

定時系統(tǒng)

中斷系統(tǒng)2023年7月27日DSP技術(shù)及應(yīng)用7第2章TMS320C28x的硬件結(jié)構(gòu)2.’C28x的內(nèi)部結(jié)構(gòu)

功能框圖（見下一頁）2023年7月27日DSP技術(shù)及應(yīng)用82023年7月27日DSP技術(shù)及應(yīng)用9TMS320X28xx系列DSP比較2023年7月27日DSP技術(shù)及應(yīng)用10C24x系列CPU單元結(jié)構(gòu)框圖2023年7月27日DSP技術(shù)及應(yīng)用11第2章TMS320C28x的硬件結(jié)構(gòu)2.2’C28x的主要特性

1．CPU

高性能靜態(tài)CMOS技術(shù)：150MHz，低功耗（核電壓1.8V，I/O口電壓3.3V）

32-bit定點(diǎn)DSPTI近年新推出的32位定點(diǎn)DSP芯片。其乘法器可以執(zhí)行32×32位的乘法，得到64位的結(jié)果。參與乘法的兩個乘數(shù)可以是帶符號的數(shù)、不帶符號的數(shù)，或一個帶符號的數(shù)而另一個為不帶符號的數(shù)。2023年7月27日DSP技術(shù)及應(yīng)用12第2章TMS320C28x的硬件結(jié)構(gòu)2.2’C28x的主要特性

1．CPU

C28X支持32位單周期指令，其數(shù)據(jù)地址為32位，程序地址為22位，可以訪問4G字（16位）的數(shù)據(jù)空間和4M字的程序空間。32x32bitMAC2次單周期16x16MAC(DMAC)快速中斷響應(yīng)機(jī)制單周期讀、寫、修改指令8級流水線，完全避免硬件流水線沖突向上代碼兼容性：C27x目標(biāo)-兼容模式、C28x模式及C2xLP源-兼容模式2023年7月27日DSP技術(shù)及應(yīng)用13第2章TMS320C28x的硬件結(jié)構(gòu)

2.2’C28x的主要特性

2．存儲器

片內(nèi)集成大容量存儲器：最多128K字的Flash存儲器、1K字的OTP型ROM、18K字RAM外部存儲器接口EMIF：多達(dá)1MB的存儲器、可編程軟件等待狀態(tài)、三個獨(dú)立的片選2023年7月27日DSP技術(shù)及應(yīng)用14第2章TMS320C28x的硬件結(jié)構(gòu)

2.2’C28x的主要特性

2．存儲器

片內(nèi)存儲器8K×16位的Flash存儲器1K×16位的OTP型只讀存儲器L0和L1：兩塊4K×16位的單口隨機(jī)存儲器（SARAM）H0：一塊8K×16位的單口隨機(jī)存儲器M0和M1：兩塊1K×16位的單口隨機(jī)存儲器自舉只讀存儲器（BootROM）4K×16位2023年7月27日DSP技術(shù)及應(yīng)用15第2章TMS320C28x的硬件結(jié)構(gòu)

2.2’C28x的主要特性

3．指令系統(tǒng)●支持單指令重復(fù)和塊指令重復(fù)操作●支持存儲器塊傳送指令●支持32位長操作數(shù)指令●具有支持2操作數(shù)或3個操作數(shù)的讀指令●具有能并行存儲和并行加載的算術(shù)指令●支持條件存儲指令及中斷快速返回指令

2023年7月27日DSP技術(shù)及應(yīng)用16第2章TMS320C28x的硬件結(jié)構(gòu)

2.2’C28x的主要特性

4．系統(tǒng)控制●具有軟件可編程等待狀態(tài)發(fā)生器●設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路●帶有內(nèi)部振蕩器或外部時鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器●具有外部總線判斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號●數(shù)據(jù)總線具有總線保持器特性2023年7月27日DSP技術(shù)及應(yīng)用17第2章TMS320C28x的硬件結(jié)構(gòu)

2.2’C28x的主要特性

5．在片外圍電路兩個事件管理器EVA、EVB（每個包含2個16位通用定時器、8個PWM通道、3個捕獲單元、QEP接口電路）12位ADC3個通用定時器TIMER0/1/28到16位可編程的SCI16位SPI多通道緩沖串行口（McBSP）增強(qiáng)型CAN控制器最多56個通用IO2023年7月27日DSP技術(shù)及應(yīng)用18第2章TMS320C28x的硬件結(jié)構(gòu)2.2’C28x的主要特性

6．電源●具有多種節(jié)電模式。可用IDLE1、IDLE2和IDLE3指令來控制芯片功耗，使CPU工作在省電方式。●可在軟件控制下，禁止CLKOUT輸出信號。

7．片內(nèi)仿真接口●具有符合IEEE1149.1標(biāo)準(zhǔn)的片內(nèi)仿真接口。

2023年7月27日DSP技術(shù)及應(yīng)用19第2章TMS320C28x的硬件結(jié)構(gòu)2.3C28xDSP的內(nèi)部總線結(jié)構(gòu)

TMS320C28x的結(jié)構(gòu)是以5組32位總線和1組22位為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。3個地址總線PABProgramaddressbus.ThePABcarriesaddressesforreadsand

writesfromprogramspace.PABisa22-bitbus.DRABData-readaddressbus.The32-bitDRABcarriesaddressesfor

readsfromdataspace.DWABData-writeaddressbus.The32-bitDWABcarriesaddressesfor

writestodataspace.2023年7月27日DSP技術(shù)及應(yīng)用20第2章TMS320C28x的硬件結(jié)構(gòu)2.3C28xDSP的內(nèi)部總線結(jié)構(gòu)Thememoryinterfacealsohasthreedatabuses:PRDBProgram-readdatabus.ThePRDBcarriesinstructionsordataduring

readsfromprogramspace.PRDBisa32-bitbus.DRDBData-readdatabus.TheDRDBcarriesdataduringreadsfromdata

space.PRDBisa32-bitbus.DWDBData-/Program-writedatabus.The32-bitDWDBcarriesdataduring

writestodataspaceorprogramspace.2023年7月27日DSP技術(shù)及應(yīng)用21第2章TMS320C28x的硬件結(jié)構(gòu)2.3C28xDSP的內(nèi)部總線結(jié)構(gòu)

ROM/

FlashSARAMMemory-

Mapped

Registers外設(shè)地址總線外設(shè)數(shù)據(jù)總線

ControlBusPABDRABDWABPRDBDRDBDWEBExternal

SignalsCPUOn-Chip

Peripherals/

Registers2023年7月27日DSP技術(shù)及應(yīng)用22第2章TMS320C28x的硬件結(jié)構(gòu)2.3C28xDSP的內(nèi)部總線結(jié)構(gòu)AccessTypeAddressBusDataBusReadfromprogramspacePABPRDBReadfromdataspaceDRABDRDBWritetoprogramspacePABDWDBWriteto

dataspaceDWABDWDB2023年7月27日DSP技術(shù)及應(yīng)用23第2章TMS320C28x的硬件結(jié)構(gòu)2.3C28xDSP的內(nèi)部總線結(jié)構(gòu)能同時進(jìn)行的操作：1.ReadfromprogramspaceWritetodataspace2.ReadfromdataspaceWritetodataspace

3.ReadfromdataspaceWritetoprogramspace2023年7月27日DSP技術(shù)及應(yīng)用24第2章TMS320C28x的硬件結(jié)構(gòu)1．PRDBProgram-readdatabus主要用來傳送取自程序存儲器的指令代碼和立即操作數(shù)。從：程序空間(使用地址總線PAB)到：數(shù)據(jù)空間的目標(biāo)地址或CPU中的乘法器和加法器PRDB總線既可以將程序空間的操作數(shù)據(jù)(如系數(shù)表)送至數(shù)據(jù)空間的目標(biāo)地址中，以實現(xiàn)數(shù)據(jù)移動，也可以將程序空間的操作數(shù)據(jù)傳送乘法器和加法器中，以便執(zhí)行乘法-累加操作。2023年7月27日DSP技術(shù)及應(yīng)用25第2章TMS320C28x的硬件結(jié)構(gòu)2．DRDBData-readdatabus總線分別與不同功能內(nèi)部單元相連接:如：CPU、程序地址產(chǎn)生邏輯PAGEN、數(shù)據(jù)地址產(chǎn)生邏輯

DAGEN、片內(nèi)外設(shè)和數(shù)據(jù)存儲器等。3．DWDBData-/Program-writedatabus2023年7月27日DSP技術(shù)及應(yīng)用26第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲空間和存儲器空間配置

2.4.1存儲空間分成3個相互獨(dú)立可選擇的存儲空間：（統(tǒng)一編址）

64K字（16位）的程序存儲空間；

64K字（16位）的數(shù)據(jù)存儲空間；

64K字（16位）的I/O空間。

程序存儲空間：用來存放要執(zhí)行的指令和指令執(zhí)行中所需要的系數(shù)表(數(shù)學(xué)用表)；

數(shù)據(jù)存儲空間：用來存放執(zhí)行指令所需要的數(shù)據(jù)；

I/O存儲空間：用來提供與外部存儲器映射的接口，可以作為外部數(shù)據(jù)存儲空間使用。2023年7月27日DSP技術(shù)及應(yīng)用27第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲空間和F2812的存儲器映射2.4.2F2812的片內(nèi)存儲器：所有’C28x芯片都含有片內(nèi)RAM和ROM。DARAM：由存儲器內(nèi)的一些分塊組成。每個DARAM塊在單周期內(nèi)能被訪問2次。

SARAM：由存儲器分塊組成。

每個SARAM塊在單周期內(nèi)只能被訪問1次。片內(nèi)RAM

：DARAM和SARAM既可以被映射到數(shù)據(jù)存儲空間用來存儲數(shù)據(jù)，也可以映射到程序空間用來存儲程序代碼。（

SARAM——

單尋址RAM）片內(nèi)ROM：主要存放固化程序和系數(shù)表。一般構(gòu)成程序存儲空間，也可以部分地映射在數(shù)據(jù)存儲空間。2023年7月27日DSP技術(shù)及應(yīng)用28第2章TMS320C28x的硬件結(jié)構(gòu)

2.4

C28x的存儲空間和F2812的存儲器映射2.4.2F2812的片內(nèi)存儲器：片內(nèi)存儲器的優(yōu)點(diǎn)：

●不需要插入等待狀態(tài)；

●與外部存儲器相比，成本低；

●比外部存儲器功耗小。2023年7月27日DSP技術(shù)及應(yīng)用29第2章TMS320C28x的硬件結(jié)構(gòu)2.4.3

F2812的存儲器映射

內(nèi)部RAM總是映射到數(shù)據(jù)存儲空間，但也可映射到程序存儲空間。

ROM可以靈活地映射到程序存儲空間，同時也可以部分地映射到數(shù)據(jù)存儲空間。存儲空間的任何一種存儲器都可以駐留在片內(nèi)或片外。

2023年7月27日DSP技術(shù)及應(yīng)用30第2章TMS320C28x的硬件結(jié)構(gòu)2.4.3.1程序存儲空間1．程序存儲空間的配置

程序存儲空間可通過PMST寄存器的MP/MC和OVLY控制位來設(shè)置內(nèi)部存儲器的映射地址。

●

MP/MC控制位用來決定程序存儲空間是否使用內(nèi)部存儲器。當(dāng)MP/MC=0時，稱為微計算機(jī)模式。當(dāng)MP/MC=1時，稱為微處理器模式。

2023年7月27日DSP技術(shù)及應(yīng)用31DSP系列DSP類型特性C28x32位定點(diǎn)150MIPS，32×32位的乘法累加器，外設(shè)中斷擴(kuò)展模式，SCI、SPI、CAN、12位AD(80ns)、McBSP、watchdog、內(nèi)部flash存儲器，1.9V內(nèi)核電壓C24x16位定點(diǎn)40MIPS，16×16位乘法累加器，中斷控制器，EMIF接口，SCI、SPI、CAN、10位AD(375ns)、McBSP、watchdog、內(nèi)部Flash存儲器，3.3V內(nèi)核電壓C28x與C24x的性能比較2023年7月27日DSP技術(shù)及應(yīng)用32a、工作頻率和供電281x：

150MHz時，內(nèi)核電壓1.9V135MHz以下，內(nèi)核電壓1.8V280x：內(nèi)核電壓1.8VI/O電壓3.3V注：281x系列處理器要求3.3V必須先于1.8V（1.9V）的內(nèi)核上電；