嵌入式系統(tǒng)原理與設(shè)計-知識點(diǎn)整理

第一章嵌入式處理器1嵌入式系統(tǒng)的概念組成：定義：以應(yīng)用為主，以計算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，滿足系統(tǒng)對功能、性能、可靠性、體積和功耗有嚴(yán)格要求的計算機(jī)系統(tǒng)。組成：硬件：處理器、存儲器、I/O設(shè)備、傳感器軟件：①系統(tǒng)軟件，②應(yīng)用軟件。2.嵌入式處理器分類特點(diǎn)：分類：①M(fèi)PU（MicroProcessorUnit）微處理器。一塊芯片，沒有集成外設(shè)接口。內(nèi)部主要由運(yùn)算器，控制器，寄存器組成。②MCU（MicroControllerUnit）微控制器（單片機(jī)）。一塊芯片集成整個計算機(jī)系統(tǒng)。③EDSP（EmbledDigitalSignalProcessor）數(shù)字信號處理器。運(yùn)算速度快，擅長于大量重復(fù)數(shù)據(jù)處理④SOC（SystemOnChip）偏上系統(tǒng)。一塊芯片，內(nèi)部集成了MPU和某一應(yīng)用常用的功能模塊3.嵌入式處理器與通用計算機(jī)處理器的區(qū)別：①嵌入式處理器種類繁多，功能多樣②嵌入式處理器能力相對較弱，功耗低③嵌入式系統(tǒng)提供靈活的地址空間尋址能力④嵌入式系統(tǒng)集成了外設(shè)接口4.①哈佛體系結(jié)構(gòu)：指令和數(shù)據(jù)分開存儲————————（嵌入式存儲結(jié)構(gòu)）CPUCPU指令存儲器數(shù)據(jù)存儲器①③地址總線②數(shù)據(jù)總線③地址總線④數(shù)據(jù)總線特征：在同一機(jī)器周期內(nèi)指令和數(shù)據(jù)同時傳輸②馮·諾依曼體系結(jié)構(gòu)：指令和數(shù)據(jù)共用一個存儲器——（通用式存數(shù)結(jié)構(gòu)）CPUCPU指令/數(shù)據(jù)存儲器①③⑤地址總線②④數(shù)據(jù)總線數(shù)據(jù)存儲結(jié)構(gòu)（多字節(jié)）：大端方式：低地址存高位；小端方式：高地址存高位6.ARM指令集命名：V1~V8（ARMV表示的是指令集）7.ARM內(nèi)核命名：.命名規(guī)則：ARM｛x｝｛y｝｛z｝｛T｝｛D｝｛M｝｛I｝｛E｝｛J｝｛F｝｛S｝｛x｝——系列（版本）｛y｝——當(dāng)數(shù)值為“2”時，表示MMU（內(nèi)存管理單元）｛z｝——當(dāng)數(shù)值為“0”時，表示緩存Cache｛T｝——支持16位Thumb指令集｛D｝——支持片上Debug（調(diào)試）｛M｝——內(nèi)嵌硬件乘法器｛I｝——內(nèi)嵌ICE（在線仿真器）——支持片上斷點(diǎn)及調(diào)試點(diǎn)｛E｝——支持DSP指令｛J｝——支持Jazzle技術(shù)｛F｝——支持硬件浮點(diǎn)｛S｝——可綜合版本8. JTAG調(diào)試接口的概念及作用：①概念：（JointTestActionGroup）聯(lián)合測試行動小組→檢測PCB和IC芯片標(biāo)準(zhǔn)。（PCB→印刷電路板IC→集成芯片）②作用（1）硬件基本功能測試讀寫（2）軟件下載：將運(yùn)行代碼下載到目標(biāo)機(jī)RAM中（3）軟件調(diào)試：設(shè)置斷點(diǎn)和調(diào)試點(diǎn)（4）FLASH燒寫：將運(yùn)行最終代碼燒寫到FLASH存儲器中。9.GPIO概念：（GeneralPurposeI/OPorts）通用輸入/輸出接口，即處理器引腳。10.S3C2410/S3C2440GPIO引腳S3C2410共有117個引腳，可分成A——H共8個組，（GPA，GPB，…GPH組）S3C2440共有130個引腳，可分成A——J共9個組，（GPA，GPB，…，GPH，GPJ組）11.GPxCON寄存器,GPxDAT寄存器,GpxUP寄存器的功能，各位含義和用法①GPxCON寄存器（控制寄存器）——設(shè)置引腳功能→GPACON（A組有23根引腳，一位對應(yīng)一個引腳，共32位，拿出0~22位，其余沒用）（若某一位是）0：（代表該位的引腳是一個）輸出引腳1：地址引腳→GPBCON——GPH/JCON（用法一致，兩位設(shè)置一個引腳） 00：輸入引腳01：輸出引腳 10：特殊引腳11：保留不用GPBCON3110……01②GPxDAT寄存器（數(shù)據(jù)寄存器）——設(shè)置引腳狀態(tài)及讀取引腳狀態(tài)若某一位對應(yīng)的是輸出引腳，寫此寄存器相應(yīng)位可令引腳輸出高/低電平。若某一位對應(yīng)的是輸入引腳，讀取此寄存器可知相應(yīng)引腳電平狀態(tài)。GPBDAT3110……GPB1GPB0③GpxUP——上拉電阻寄存器0：相應(yīng)引腳使用內(nèi)部上拉電阻1：相應(yīng)引腳不適用內(nèi)部上拉電阻K1閉合，GPB11低電平K1斷開，GPB11高電平GPGDAT11位，當(dāng)GPB11為0時，低電平；當(dāng)GPG11為1時，高電平。#defineGPBCON(*(volatileunsignedlong*)0x56000010)#defineGPBDAT(*(volatileunsignedlong*)0x56000014)#defineGPGCON(*(volatileunsignedlong*)0x56000050)#defineGPGDAT(*(volatileunsignedlong*)0x56000054)#defineGPFCON(*(volatileunsignedlong*)0x56000060)#defineGPFDAT(*(volatileunsignedlong*)0x56000064)#defineGPB5_OUT1<<(5*2)#defineGPB6_OUT1<<(6*2)#defineGPB7_OUT1<<(7*2)#defineGPB8_OUT1<<(8*2)#defineGPG11_IN~(3<<(11*2))#defineGPG3_IN~(3<<(3*2))#defineGPF2_IN~(3<<(2*2))#defineGPF0_IN~(3<<(0*2))intmain(){unsignedlongdwDat;GPBCON=GPB5_OUT|GPB6_OUT|GPB7_OUT|GPB8_OUT;GPGCON=GPG11_IN&GPG3_IN;GPFCON=GPF2_IN&GPF0_IN;while(1){dwDat=GPGDAT;if(dwDat&(1<<11))//如果表達(dá)式為真值，表示K1沒被按下，與GPG11相連GPBDAT|=(1<<5);//LED1熄滅elseGPBDAT&=~(1<<5);//LED1點(diǎn)亮if(dwDat&(1<<3))//如果表達(dá)式為真值，表示K2沒被按下,與GPG3相連GPBDAT|=(1<<6);//LED2熄滅elseGPBDAT&=~(1<<6);//LED2點(diǎn)亮if(dwDat&(1<<2))//如果表達(dá)式為真值，表示K3沒被按下,與GPF2相連GPBDAT|=(1<<7);//LED3熄滅elseGPBDAT&=~(1<<7);//LED3點(diǎn)亮if(dwDat&(1<<0))//如果表達(dá)式為真值，表示K4沒被按下,與GPF0相連GPBDAT|=(1<<8);//LED4熄滅elseGPBDAT&=~(1<<8);//LED4點(diǎn)亮}return0;}嵌入式存儲器1.嵌入式存儲器的分類，特點(diǎn)一、分類一、分類SRAM：靜態(tài)隨即存儲器（cache）存取速度會計，容量小，造價高，不需刷新DRAM：動態(tài)隨即存儲器（內(nèi)存）造價低，存取速度稍慢，存儲單元需刷新SDRAM：同步動態(tài)隨機(jī)存儲器步時鐘（上升沿或下降沿存取數(shù)據(jù)）DDRSDRAM：（DualDataRate雙倍速率）（上升沿和下降沿都可以讀取數(shù)據(jù)）FLASH：閃存（外存）速度慢，容量大，造價低NANDFLASH：與非閃存東芝數(shù)據(jù)NORFLASH：或非閃存Intel代碼2.SRAM存儲電路：寫數(shù)據(jù)：選通信號為高電平，T5，T6導(dǎo)通如果寫1，D發(fā)出高電平，D#發(fā)低電平當(dāng)選通信號失效，T1截止，T2導(dǎo)通，T3，T4做負(fù)載使用T4的內(nèi)阻>>T2內(nèi)阻T3的內(nèi)阻>>T1內(nèi)阻Q為高電平，由Vcc提供Q#為低電平，由接地端提供寫1以及讀取同理。3.SDRAM芯片按BANK劃分的優(yōu)點(diǎn)：1）提高存儲器訪問速度2）節(jié)能4.SDRAM讀操作：1）發(fā)送行地址和行選通信號tRCD(表示行地址發(fā)出到列地址發(fā)出的時間間隔)2）發(fā)送列地址和列選通信號，以及數(shù)據(jù)讀命令，從命令發(fā)出到數(shù)據(jù)出現(xiàn)在總線上有延遲，這個延遲成為CAS延遲。用CL表示。5.SDRAM寫操作1）發(fā)送行地址和行選通新號tRCD2）發(fā)送到列地址和列選通新號，以及寫命令，同時數(shù)據(jù)通過數(shù)據(jù)總線傳給芯片，不存在CL延時。6.SDRAM突發(fā)傳輸（Burst）作用；可以實(shí)現(xiàn)同一行的相鄰存儲單元連續(xù)傳輸，只需指定起始列地址和突發(fā)長度，內(nèi)存芯片自動對后面相應(yīng)數(shù)量存儲單元進(jìn)行連續(xù)讀寫操作且不需要重復(fù)提供列地址。T1T1T2T3T4T5T6命令地址CL=2讀列地址aa+1a+2讀列a+3T7bBL=4→突發(fā)長度CL=2→兩個時鐘周期7.NorFLASH——（特點(diǎn)：讀的快，寫的慢）1）.W39L040A介紹512K×8NorFLASH芯片控制邏輯控制邏輯數(shù)據(jù)驅(qū)動地址譯碼存儲體D0-D7片選CE#A0-A18讀OE#寫WE#2）.讀操作：（1）讀普通數(shù)據(jù)：CE#低，OE#低，WE#高A0-A18發(fā)地址，數(shù)據(jù)被送往D0-D7（2）讀廠家ID：CE#低，OE#低，WE#高A9~12V，A1A000b（3）讀器件ID：CE#低，OE#低，WE#高A9~12V，A1A001b3）.擦除操作（必須先擦除后寫），寫數(shù)據(jù)“1”（1）整片擦出：CE#低，OE#高，WE#低，發(fā)出6個總線周期暗號地址線：5555h——2AAAh——5555h——5555h——2AAAh——5555h數(shù)據(jù)線：AAh——55h——80h——AAh——55h——10h發(fā)送完畢，芯片自動執(zhí)行擦除操作，用時約6s（2）塊擦除：CE#低，OE#高，WE#低，發(fā)出6個總線周期暗號地址線：5555h——2AAAh——5555h——5555h——2AAAh——SA數(shù)據(jù)線：AAh——55h——80h——AAh——55h——30hSA表塊地址，擦除時間約0.7s4）.寫操作（字節(jié)編程）將1變?yōu)椤?”CE#低，OE#高，WE#低，發(fā)出4個總線周期暗號地址線：5555h——2AAAh——5555h——AIN數(shù)據(jù)線：AAh——55h——A0h——DIN發(fā)送完畢，芯片自動執(zhí)行字節(jié)編程（燒寫），最快9μs8.NANDFLASH特點(diǎn)：無單獨(dú)的地址總線和數(shù)據(jù)總線，地址、數(shù)據(jù)以及命令共用一個I/O總線1.K9F1208X0C介紹①包含4096個存儲塊，每塊32頁，每頁（512+16）字節(jié)512代表主存儲區(qū)（用戶數(shù)據(jù)），16代表備用存儲區(qū)（EEC）21225(29+24)=226+221=64M+2M②頁是數(shù)據(jù)存儲及讀寫基本單位2）.寫操作（頁編程）200μs80h→4個周期地址→寫數(shù)據(jù)到頁寄存器→10h→芯片自動寫入通過 R/B#（高結(jié)束） FLASH狀態(tài)寄存器第6位（1結(jié)束） CPU通過FLASH狀態(tài)寄存器第0位判斷是否成功（0成功）3）.塊擦除4096塊=21260h→3個周期地址→D0h→芯片自動擦出4）.塊保護(hù)命令 41h：禁止寫42h：禁止擦出43h：禁止寫和擦出41h~43h→80h→塊地址（4個周期）→10h→芯片自動執(zhí)行 5）.器件ID讀操作90h→00h→廠家ID、器件ID、第三附屬ID、第四附屬ID9、NorFLASH和NANDFLASH比較（必考！?。?！10分左右）①接口差別： NOR提供足夠的地址引腳尋址；NAND采用8個位引腳傳遞命令、地址和數(shù)據(jù)。②性能差別： NOR地址線和數(shù)據(jù)線分開，傳輸效率高，讀取速度比NAND快，但擦出和寫入速度要比NAND慢得多。③容量和成本：NAND容量大于NOR容量，成本低與NOR。④可靠性和耐用性：NAND擦寫次數(shù)約為100萬次，NOR約為10萬次；尺寸上NAND比NOR小8倍，NAND容易發(fā)生位翻轉(zhuǎn)，可靠性略差。⑤軟件支持：在NOR上運(yùn)行代碼不需要任何軟件支持；在NAND上進(jìn)行同樣操作需要驅(qū)動程序，即內(nèi)存技術(shù)驅(qū)動程序（MTD）⑥市場取向比較：NOR用于對數(shù)據(jù)可靠性要求比較高的代碼存儲應(yīng)用，如通信產(chǎn)品和網(wǎng)路處理等領(lǐng)域；NAND則用于存儲容量較高的MP3、存儲卡等領(lǐng)域10、S3C2410/S3C2440地址空間劃分邏輯地址空間：232=4G外部地址空間：1G0x0000_0000~0x4000_0000(_用于4位一區(qū)分，只是個符號，無具體意義)內(nèi)部地址空間：3G（寄存器地址范圍0x4800_0000~0x5FFF_FFFF，剩余空間閑置）1）.外部地址空間劃分閑置——128MBANK7SDRAM64M0x3000000~0x33FFFFFF——128MBANK6擴(kuò)展串口AB——128MBANK510/100M網(wǎng)卡——128MBANK410M網(wǎng)卡——128MBANK3IDE接口控制塊寄存器16字節(jié)——128MBANK2IDE接口命令寄存器16字節(jié)——128MBANK1NorFLah2M0x00000000~0x00FFFFFF——128MBANK0CPU提供8個片選引腳nGCS0~nGCS7128M=227CPU又引出27根引腳用于地址選擇S3C2410 GPIO 117 其余全為專用引腳 2722）.內(nèi)部地址空間存儲控制器（SDRAM）：0x4800_0000~0x4800_0030中斷控制器：0x4A00_0000~0x4A00_001CNANDFLASH：0x4E00_0000~0x4E00_0014UART：0x5000_0000~0x5000_8028USB：0x5200_0140~0x5200_026FI2C：0x5400_0000~0x5400_000CA/D：0x5800_0000~0x5800_001011.MMU內(nèi)存管理單元作用①將虛擬地址轉(zhuǎn)換為物理地址②控制內(nèi)存訪問權(quán)限12.MMU地址轉(zhuǎn)換原理一級頁表項類型細(xì)頁表1024頁表項210粗頁表256項28無效00無效00錯誤31物基2010段類型31粗頁表基地址1001粗頁表類型31細(xì)頁表基地址1211細(xì)頁表類型二級頁表（粗頁表）細(xì)頁表項無效00無效00錯誤31物基1601大頁類型31物基1210小頁類型31物基1011微小頁類型第三章中斷體系結(jié)構(gòu)1.ARM處理器的7種工作模式 ①用戶模式：正常②快速中斷模式：FIQ③中斷模式：IRQ④管理模式⑤數(shù)據(jù)訪問中止模式⑥系統(tǒng)模式 ⑦未定義指令中止模式2.CPSR寄存器NNZCVIFT40......765N：運(yùn)算結(jié)果是否為負(fù)Z：運(yùn)算結(jié)果是否為0C：進(jìn)位/借位V：溢出I：1：禁止中斷0：使能中斷F：1：禁止快中斷0：使能T：1：Thumb狀態(tài)0：ARM狀態(tài)4...0：工作模式： 10000用戶 10001快中 10010中斷3.中斷處理過程①中斷控制器匯聚中斷信號，通知CPU②CPU保存運(yùn)行環(huán)境，調(diào)用ISR（中斷服務(wù)程序）處理中斷③ISR讀取中斷控制器，識別中斷流并執(zhí)行相應(yīng)處理④清除中斷，恢復(fù)現(xiàn)場，繼續(xù)執(zhí)行4.優(yōu)先級寄存器（PRIORITY）66543210......RINT0871920ARB_MODE6ARB_SEL6ARB_SEL0312831282722211615109430REQ4~REQ1REQ5~REQ0REQ5~REQ0REQ5~REQ0REQ5~REQ0REQ4~REQ1664664ARBITER5ARBITER4ARBITER3ARBITER2ARBITER1ARBITER0REQ5REQ4REQ3REQ2REQ1REQ0 ARBIIER6ARB_MODE設(shè)置仲裁器工作模式0：ARB_SEL不變 （表示設(shè)置仲裁器工作模式屏蔽）1：ARB_SEL自動變化ARB_SEL高→低00REQ0>1>2>3>4>501REQ0>2>3>4>1>510REQ0>3>4>1>2>511REQ0>4>1>2>3>5已被服務(wù)的REQxARB_SEL新值REQ0/REQ5不變REQ101REQ210REQ311REQ400第四章系統(tǒng)時鐘與定時器1、S3C2410/2440時鐘分類①FCLK CPU核時鐘主頻②HCLK AHB總線 AdvancedHigh-PerformanceBus高性能總線 存儲控制器 LCD控制器 DMA控制器 USB等③PCLK APB總線 AdvancedPeripheralBus 低頻總線 WATCHDOGI2C UART PWM定時器...2.FCLK的生成 Ⅰ）上電 PLL沒有啟動 FCLK=Fin Ⅱ）系統(tǒng)穩(wěn)定 引導(dǎo)程序開始執(zhí)行，可以在引導(dǎo)程序開始啟動MPLL，經(jīng)過一段時間（LockTime），MPLL輸出穩(wěn)定，CPU工作在FCLK下3.FCLK計算公式：晶振頻率：Fin=12MHZ—PLL—倍頻→FCLK4.S3C2410/2440定時器結(jié)構(gòu)圖PCLKPCLK8位預(yù)分頻器0定時器01/21/41/81/16TCLK08位預(yù)分頻器11/21/41/81/16TCLK1定時器1定時器2定時器4定時器3Tout0Tout1Tout2Tout3Tout4(0~255)TCLK0，TCLK1外部時鐘源定時器工作時鐘6.WATCHDOG定時器結(jié)構(gòu)圖WTCON[2]PCLKWTCON[2]PCLK8位預(yù)分頻器01/161/321/641/128WTCNT減1計數(shù)WTDAT復(fù)位信號發(fā)生器RESET中斷信號WTCON[15：8]WTCON[4：3]WTCON[5]啟動看門狗1：啟動0：不啟動WTCON[0]是否發(fā)出復(fù)位信號1：發(fā)出0：不發(fā)喂狗：定時設(shè)置WTCNT的值使其不為0，防止系統(tǒng)重啟5.定時器內(nèi)部控制邏輯圖TCMPBnTCMPBnTCNTBn比較TCMPnTCNTnTCDNTCNTOn減1計數(shù)當(dāng)前比較值當(dāng)前計數(shù)值控制定時器比較值初值計數(shù)值初值獲取當(dāng)前計數(shù)值①工作流程 1）設(shè)置TCMPBn和TCNTBn （決定占空比） 2）將TCMPBn和TCNTBn傳遞給TCMPn和TCNTn（手動），啟動定時操作，TCNTn減1計數(shù)，當(dāng)前計數(shù)值可通過TCNTOn讀出 3）當(dāng)TCNTn=TCMPn輸出端Toutn反轉(zhuǎn)，TCNTn繼續(xù)減1計數(shù) 4）當(dāng)TCNTn減到0時，Toutn再次發(fā)生反轉(zhuǎn)，并觸發(fā)定時器中斷 5）dangTCNTn=0時，如果TCON寄存器蔣定時期n設(shè)為“自動加載”，那么TCMPBn和TCNTBn的值被自動載入，TCMPn和TCNTn中，下一輪計數(shù)開啟 （自動加載不包括第一次）第五章同步異步收發(fā)器（UART）1.幀：起始位+數(shù)據(jù)位+校驗位+停止位起始位：1位數(shù)據(jù)位：5，6，7，8校驗位：可選奇校驗（“1”校驗），偶校驗（“0”校驗）停止位：1或者2位發(fā)送“101”SDASCLSDASCL101SACKP規(guī)則：當(dāng)SCL為高電平，有的設(shè)備將SDA拉高，有的設(shè)備將SDA拉低，發(fā)出高電平的設(shè)備將退出競爭。二、幀的傳輸0100000101101000001011空閑空閑幀-12V-3V0V3V12V起始位字節(jié)最低位字節(jié)最高位LSBMS