一位全加器電路版圖設計

,.目錄1緒論 11.1 設計背景 11.2 設計目標 12一位全加器電路原理圖編輯 22.1 一位全加器電路結構 22.2 一位全加器電路仿真分析波形 32.3 一位全加器電路的版圖繪制 42.4一位全加器版圖電路仿真并分析波形 52.5LVS檢查匹配 7總結 9參考文獻 10附錄一：電路原理圖網表 11附錄二：版圖網表 15,.1緒論1.1 設計背景Tanner集成電路設計軟件是由TannerResearch公司開發(fā)的基于Windows平臺的用于集成電路設計的工具軟件。早期的集成電路版圖編輯器L-Edit在國內已具有很高的知名度。TannerEDATools也是在L-Edit的基礎上建立起來的。整個設計工具總體上可以歸納為電路設計級和版圖設計級兩大部分，即以S-Edit為核心的集成電路設計、模擬、驗證模塊和以L-Edit為核心的集成電路版圖編輯與自動布圖布線模塊。Tanner軟件包括S-Edit，T-Spice，L-Edit與LVS[1]。精品文檔放心下載L-EditPro是TannerEDA軟件公司所出品的一個IC設計和驗證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點，強大而且完善的功能包括從IC設計到輸出，以及最后的加工服務，完全可以媲美百萬美元級的IC設計軟件。L-EditPro包含IC設計編輯器(LayoutEditor)、自動布線系統(tǒng)(StandardCellPlace&Route)、線上設計規(guī)則檢查器（DRC）、組件特性提取器（DeviceExtractor）、設計布局與電路netlist的比較器(LVS)、CMOSLibrary、MarcoLibrary，這些模塊組成了一個完整的IC設計與驗證解決方案。L-EditPro豐富完善的功能為每個IC設計者和生產商提供了快速、易用、精確的設計系統(tǒng)。謝謝閱讀1.2 設計目標1.用tanner軟件中的原理圖編輯器S-Edit編輯一位全加器電路原理圖謝謝閱讀2.用tanner軟件中的TSpice對一位全加器的電路進行仿真并分析波形精品文檔放心下載,.3.用tanner軟件中的版圖編輯器L-Edit進行一位全加器電路的版圖繪制，并進行DRC驗證感謝閱讀4.用tanner軟件中的TSpice對一位全加器的版圖進行仿真并分析波形謝謝閱讀5.用tanner軟件的layout-Edit中的lvs功能對一位全加器進行LVS檢驗觀察原理圖與版圖的匹配程度謝謝閱讀2一位全加器電路原理圖編輯2.1 一位全加器電路結構一位全加器電路是數據運算和數字信號處理中應用最廣泛的組合模塊之一。全加器電路由傳統(tǒng)的CMOS電路構成，整個電路分為4行，P管與N管各兩行。由于進位電路的器件數少，用第2和第3行組成進位電路的前級，第1行和第4行組成求和電路的前級。由于第2、3行的器件比1、4少，其有源區(qū)水平方向的長度比第1、4行短，可以讓多晶C從第1行延伸到第4行而不跨越第2.3行的有源區(qū)，避免了形成寄生MOS管的可能。PMOS管的襯底連接系統(tǒng)最高電位，NMOS管的襯底連接系統(tǒng)的最低電位[2]。電路原理圖如圖2.1所示：謝謝閱讀,.圖2.1一位全加器電路原理圖2.2 一位全加器電路仿真分析波形給一位全加器電路網表輸入高電平電源電壓VDD和低電平GND，添加庫，加入激勵，再進行瞬態(tài)分析[3]，謝謝閱讀.includeF:\13\tanner\TSpice70\models\ml2_125.mdvvddVDDGND5感謝閱讀vaAGNDPULSE(0505n5n50n100n)精品文檔放心下載vbBGNDPULSE(0505n5n60n120n)感謝閱讀,.vcCGNDPULSE(0505n5n70n140n)謝謝閱讀.tran/op10n400nmethod=bdf謝謝閱讀.printtranv(A)v(B)v(C)v(SUM)v(CO)精品文檔放心下載對一位全加器電路進行TSpice進行仿真，分析輸出波形與自己設計電路的邏輯功能是否一致。波形圖如下圖2.2所示：謝謝閱讀圖2.2一位全加器電路原理圖輸入輸出仿真波形2.3 一位全加器電路的版圖繪制用L-Edit版圖繪制軟件對一位全加器電路進行版圖繪制，同時進行DRC檢查，謝謝閱讀對于進位和求和的輸出反相器都采用了比較大的寬長比，進位從左面輸出，求和感謝閱讀,.從右面輸出，整個版圖的寬度和長度顯得比較適中。一位全加器版圖如圖2.3所精品文檔放心下載示：圖2.3一位全加器電路版圖及DRC驗證結果2.4一位全加器版圖電路仿真并分析波形給一位全加器版圖網表輸入高電平電源電壓VDD和低電平GND，添加庫，加謝謝閱讀入激勵，再進行瞬態(tài)分析，.includeF:\13\tanner\TSpice70\models\ml2_125.md感謝閱讀vvddVDDGND5vaAGNDPULSE(0505n5n50n100n)精品文檔放心下載,.vbBGNDPULSE(0505n5n60n120n)謝謝閱讀vcCGNDPULSE(0505n5n70n140n)精品文檔放心下載.tran/op10n400nmethod=bdf精品文檔放心下載.printtranv(A)v(B)v(C)v(SUM)v(CO)感謝閱讀對一位全加器版圖進行TSpice進行仿真，分析輸出波形與自己設計電路的邏輯感謝閱讀功能是否一致。波形圖如下圖2.4所示：,.圖2.4一位全加器版圖輸入輸出仿真波形2.5LVS檢查匹配用layout-Edit中的lvs對一位全加器進行LVS檢查驗證，首先添加輸入輸出文精品文檔放心下載件，選擇要查看的輸出，分析輸出結果檢查一位全加器電路原理圖與版圖的匹配感謝閱讀,.程度；輸出結果如下圖2.5所示：圖2.5一位全加器LVS檢查匹配圖由上圖的Circuitsareequal.可得電路原理圖和版圖完全匹配。謝謝閱讀,.總結本次版圖課程設計使用tanner軟件繪出一位全加器的電路原理圖，版圖并進行仿真與匹配檢查。在繪制電路原理圖過程中，由于改錯了EXPORTnetlist的路徑，所以在導出網表的時候出現問題，把原來的庫文件給覆蓋了，最后復制新的庫文件才把問題解決了。謝謝閱讀在繪制版圖的時候要注意交疊的距離，間距，因為所要畫的管子多所以盡量要節(jié)省面積，所以盡量用最小寬度來畫。最后還要進行DRC檢查。在導出網表的時候一定要先ReplaceSetup,如果不進行這一步那么后面不能導出網表，在lvs匹配檢查的時候一定要把庫文件加入電路原理圖，否則在匹配的時候就會出現警告，并且在匹配檢查的時候一定要把激勵屏蔽。在TSpice仿真時候要把激勵加入，要仿真的時序加上，最后要分析仿真出來的波形與自己設計的電路邏輯是不是一致。精品文檔放心下載在本次的課設中在出錯和改錯的過程中，激起我對版圖設計較強的興趣，在實際運用中結合理論知識才能更好的融會貫通，更好的掌握和理解知識。所以經過這次課程設計，讓我對版圖這門學科的理論知識和實際應用的軟件使用方面有更深的認識，增強自己的綜合能力。同時要感謝張老師和同學的無私幫助，讓我順利的完成本次的設計。精品文檔放心下載,.參考文獻[1]陸瑞強編著.TannerPro集成電路設計與布局實戰(zhàn)指導.北京：科學出版社,2007.精品文檔放心下載[2]王志功，竇建華等譯.CMOS集成電路--分析與設計.北京：電子工業(yè)出版社（第三版）,2004.10.精品文檔放心下載[3]R.JacobBaker,HarryWLi,DavidE.Boyce著，陳中建主譯.CMOS電路設計感謝閱讀—布局與仿真.北京：機械工業(yè)出版社,2006.1.,.附錄一：電路原理圖網表SPICEnetlistwrittenbyS-EditWin327.03謝謝閱讀WrittenonJul2,2013at19:10:56精品文檔放心下載Waveformprobingcommands*.probe.optionsprobefilename="F:\13\tanner\wubingfeng110.dat"精品文檔放心下載+probesdbfile="F:\13\tanner\wubingfeng.sdb"感謝閱讀+probetopmodule="Module0"謝謝閱讀.includeF:\13\tanner\TSpice70\models\ml2_125.mdvvddVDDGND5感謝閱讀vaAGNDPULSE(0505n5n50n100n)精品文檔放心下載vbBGNDPULSE(0505n5n60n120n)謝謝閱讀vcCGNDPULSE(0505n5n70n140n)感謝閱讀.tran/op10n400nmethod=bdf謝謝閱讀.printtranv(A)v(B)v(C)v(SUM)v(CO)謝謝閱讀*Maincircuit:Module0M1GndBN39GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M2sumN31GndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀,.M3N27CGndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀M4N27AGndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u精品文檔放心下載M5N33CN34GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M6GndCN40GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀M7N34BGndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u精品文檔放心下載M8N40BN41GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M9N39AN33GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M10N34AGndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀M11CON33GndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M12N27BGndGndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M13N31N33N27GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀,.M14N41AN31GndNMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M15N29CVddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u精品文檔放心下載M16VddCN37VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u精品文檔放心下載M17VddBN35VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M18N35AN33VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀M19N29BVddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀M20N31N33N29VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀M21N36BVddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u謝謝閱讀M22N33CN36VddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M23N29AVddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u感謝閱讀M24CON33VddVddPMOSL=2uW=22uAD=66pPD=24uAS=66pPS=24u精品文檔放心下載,.M25N38AN31VddPMOSL=2uW=22uAD=66pPD=24uAS=66p精品文檔放心下載PS=24uM26N37BN38VddPMOSL=2uW=22uAD=66pPD=24uAS=66p感謝閱讀PS=24uM27sumN31VddVddPMOSL=2uW=22uAD=66pPD=24uAS=66p謝謝閱讀PS=24uM28N36AVddVddPMOSL=2uW=22uAD=66pPD=24uAS=66p謝謝閱讀PS=24u*Endofmaincircuit:Module0感謝閱讀,.附錄二：版圖網表CircuitExtractedbyTannerResearch'sL-EditVersion9.00/ExtractVersion9.00;感謝閱讀TDBFile:F:\13\tanner\bantu\wubingfeng.tdb謝謝閱讀Cell:Cell0Version1.134感謝閱讀ExtractDefinitionFile:..\LEdit90\Samples\SPR\example1\lights.ext精品文檔放心下載ExtractDateandTime:07/02/2013-22:10謝謝閱讀.includeF:\13\tanner\TSpice70\models\ml2_125.mdvvddVDDGND5精品文檔放心下載vaAGNDPULSE(0505n5n50n100n)感謝閱讀vbBGNDPULSE(0505n5n60n120n)謝謝閱讀vcCGNDPULSE(0505n5n70n140n)精品文檔放心下載.tran/op10n400nmethod=bdf感謝閱讀.printtranv(A)v(B)v(C)v(SUM)v(CO)謝謝閱讀Warning:LayerswithUnassignedAREACapacitance.謝謝閱讀<PolyResistorID><Poly2ResistorID><NDiffResistorID><PDiffResistorID><PBaseResistorID>,.<NWellResistorID>Warning:LayerswithUnassignedFRINGECapacitance.感謝閱讀<PadComment><Poly1-Poly2CapacitorID>感謝閱讀<PolyResistorID><Poly2ResistorID><NDiffResistorID><PDiffResistorID><PBaseResistorID><NWellResistorID>Warning:LayerswithZeroResistance.感謝閱讀<PadComment><Poly1-Poly2CapacitorID>精品文檔放心下載<NMOSCapacitorID><PMOSCapacitorID>NODENAMEALIASES1=SUM(29,27.5)7=CO(-138.5,36.5)12=B(-77.5,99)15=GND(20.5,34.5)16=A(-85.5,99),.17=C(-69.5,99)19=VDD(19.5,86.5)M1SUM2VDDVDDPMOSL=2uW=11u感謝閱讀M1DRAINGATESOURCEBULK(371582)精品文檔放心下載M221310VDDPMOSL=2uW=11u謝謝閱讀M2DRAINGATESOURCEBULK(-2671-2482)M35B6VDDPMOSL=2uW=11u精品文檔放心下載M3DRAINGATESOURCEBULK(-1171-982)M4VDDC5VDDPMOSL=2uW=11u感謝閱讀M4DRAINGATESOURCEBULK(-571-382)M510CVDDVDDPMOSL=2uW=11u感謝閱讀M5DRAINGATESOURCEBULK(-3471-3282)M66A2VDDPMOSL=2uW=11u精品文檔放心下載M6DRAINGATESOURCEBULK(-1771-1582)M7SUM2GNDGNDNMOSL=2uW=6u感謝閱讀M7DRAINGATESOURCEBULK(340546)精品文檔放心下載M82138GNDNMOSL=2uW=6u精品文檔放心下載M8DRAINGATESOURCEBULK(-2640-2446)M93B4GNDNMOSL=2uW=6u謝謝閱讀M9DRAINGATESOURCEBULK(-1140-946)精品文檔放心下載,.M10GNDC3GNDNMOSL=2uW=6u感謝閱讀M10DRAINGATESOURCEBULK(-540-346)M118CGNDGNDNMOSL=2uW=6u謝謝閱讀M11DRAINGATESOURCEBULK(-3440-3246)M124A2GNDNMOSL=2uW=6u謝謝閱讀M12DRAINGATESOURCEBULK(-1740-1546)M13VDDB10VDDPMOSL=2uW=11u謝謝閱讀M13DRAINGATESOURCEBULK(-4271-4082)M14VDDB18VDDPMOSL=2uW=11u謝謝閱讀M14DRAINGATESOURCEBULK(-5871-5682)M1511BVDDVDDPMOSL=2uW=11u精品文檔放心下載M15DRAINGATESOURCEBULK(-7871-7682)M1613C11VDDPMOSL=2uW=11u感謝閱讀M16DRAINGATESOURCEBULK(-7071-6882)M1710AVDDVDDPMOSL=2uW=11u謝謝閱讀M17DRAINGATESOURCEBULK(-5071-4882)M1818A13VDDPMOSL=2uW=11u精品文檔放心下載M18DRAINGATESOURCEBULK(-6271-6082