第7章 常用時(shí)許邏輯功能器件

7常用時(shí)序邏輯功能器件常用的時(shí)序邏輯功能器件主要有兩種：

計(jì)數(shù)器存放二進(jìn)制數(shù)，傳輸二進(jìn)制信息，即代碼的寄存、移位、傳輸。統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)（數(shù)數(shù)、計(jì)數(shù)），分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖。

寄存器

7常用時(shí)序邏輯功能器件7.1計(jì)數(shù)器7.1.1二進(jìn)制計(jì)數(shù)器7.2寄存器和移位寄存器7.1.2非二進(jìn)制計(jì)數(shù)器7.1.3集成計(jì)數(shù)器

7.2.1

寄存器7.2.2移位寄存器7.2.3集成移位寄存器74194

教學(xué)基本要求熟練掌握二進(jìn)制計(jì)數(shù)器的組成、邏輯功能及工作原理。掌握十進(jìn)制計(jì)數(shù)器的組成、邏輯功能及工作原理。掌握典型中規(guī)模集成計(jì)數(shù)器的邏輯功能及應(yīng)用。掌握移位寄存器的邏輯功能和工作原理。掌握中規(guī)模集成移位寄存器的邏輯功能及其應(yīng)用。7常用時(shí)序邏輯功能器件計(jì)數(shù)器的分類同步7.1

計(jì)數(shù)器按數(shù)值增減趨勢加計(jì)數(shù)器UpCounter減計(jì)數(shù)器DownCounter可逆計(jì)數(shù)器Up/DownCounter按FF狀態(tài)更新時(shí)刻異步--所有FF的狀態(tài)同時(shí)更新，共用一個(gè)CP--所有FF的狀態(tài)不同時(shí)更新，不共用一個(gè)CP按狀態(tài)變量使用的編碼二進(jìn)制計(jì)數(shù)器Binary二-十進(jìn)制計(jì)數(shù)器BCDN進(jìn)制計(jì)數(shù)器Another7.1

計(jì)數(shù)器7.1.1

二進(jìn)制計(jì)數(shù)器驅(qū)動(dòng)方程:狀態(tài)方程:1.二進(jìn)制異步加計(jì)數(shù)器(分析)

圖7.1.1000111111011110101101001100110011010010100001000次態(tài)現(xiàn)態(tài)狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖圖7.1.21.二進(jìn)制異步加計(jì)數(shù)器(CP由01時(shí)，此式有效)(Q0由10時(shí)，此式有效)(Q1由10時(shí)，此式有效)1.二進(jìn)制異步加計(jì)數(shù)器(分析)CPQ0Q1Q21tpd2tpd3tpd時(shí)序圖說明:

計(jì)數(shù)脈沖的最小周期Tmin=ntpd。

248圖7.1.3

計(jì)數(shù)器也可作為分頻器。

異步計(jì)數(shù)器工作速度慢。2.二進(jìn)制同步計(jì)數(shù)器(分析)

為了提高計(jì)數(shù)速度，我們將CP脈沖同時(shí)接到全部FF，使FF的狀態(tài)變換與CP脈沖同步。這種方式的計(jì)數(shù)器稱為同步計(jì)數(shù)器。⑴同步二進(jìn)制加計(jì)數(shù)器驅(qū)動(dòng)方程:狀態(tài)方程:輸出方程:C=Q2nQ1nQ0n2.二進(jìn)制同步計(jì)數(shù)器(分析)⑴二進(jìn)制同步加計(jì)數(shù)器計(jì)數(shù)順序

電路狀態(tài)

Q2Q1Q0進(jìn)位

C000001001020100301104100051010611007111180000狀態(tài)轉(zhuǎn)換表C=Q2nQ1nQ0n⑴二進(jìn)制同步加計(jì)數(shù)器(分析)狀態(tài)轉(zhuǎn)換圖時(shí)序圖電路完成的功能：此電路為8進(jìn)制計(jì)數(shù)器。3個(gè)觸發(fā)器受同一個(gè)時(shí)鐘信號(hào)CP的控制，3個(gè)觸發(fā)器的翻轉(zhuǎn)是同時(shí)進(jìn)行的，都比CP的作用時(shí)間滯后一個(gè)tpd，因此，其工作速度一般比異步計(jì)數(shù)器的高。⑴二進(jìn)制同步加計(jì)數(shù)器(分析)3位二進(jìn)制減計(jì)數(shù)器狀態(tài)圖狀態(tài)表B00011111111100110101010110001000110011010001000100010000選用3個(gè)下降沿觸發(fā)的邊沿JK觸發(fā)器組成電路(2)二進(jìn)制同步減計(jì)數(shù)器(設(shè)計(jì))狀態(tài)表B00011111111100110101010110001000110011010001000100010000求狀態(tài)方程:(2)二進(jìn)制同步減計(jì)數(shù)器(設(shè)計(jì))（畫各觸發(fā)器的次態(tài)卡諾圖）畫邏輯電路圖:(2)二進(jìn)制同步減計(jì)數(shù)器(設(shè)計(jì))(3)二進(jìn)制同步可逆計(jì)數(shù)器

(1)列出狀態(tài)表和驅(qū)動(dòng)表如表7.1.2。7.1.2

非二進(jìn)制計(jì)數(shù)器例7.1.1

用D觸發(fā)器設(shè)計(jì)一個(gè)8421碼十進(jìn)制同步加計(jì)數(shù)器。計(jì)數(shù)順序現(xiàn)態(tài)次態(tài)驅(qū)動(dòng)信號(hào)D3D2D1D000000000100011000100100010200100011001130011010001004010001010101501010110011060110011101117011110001000810001001100191001000000001010××××××××1111××××××××…解：各觸發(fā)器的驅(qū)動(dòng)方程:(2)畫出卡諾圖，求出D觸發(fā)器的驅(qū)動(dòng)方程：(3)畫出邏輯電路圖該電路能夠自啟動(dòng)。

(4)畫出完整的狀態(tài)圖，檢查設(shè)計(jì)的計(jì)數(shù)器能否自啟動(dòng)。7.1.3集成計(jì)數(shù)器CP脈沖引入方式型號(hào)計(jì)數(shù)模式清零方式預(yù)置數(shù)方式同步741614位二進(jìn)制加法異步(低電平)同步74HC1614位二進(jìn)制加法異步(低電平)同步74HCT1614位二進(jìn)制加法異步(低電平)同步74LS191單時(shí)鐘4位二進(jìn)制可逆無異步74LS193雙時(shí)鐘4位二進(jìn)制可逆異步(高電平)異步74160十進(jìn)制加法異步(低電平)同步74LS190單時(shí)鐘十進(jìn)制可逆無異步異步74LS293雙時(shí)鐘4位二進(jìn)制加法異步無74LS2902-5-10進(jìn)制加法異步異步

幾種常用的集成電路計(jì)數(shù)器，見表7.1.3。

1.集成計(jì)數(shù)器74161（4位二進(jìn)制同步加計(jì)數(shù)器）（1）74161的功能RCO=ETQAQBQCQD表7.1.474161邏輯功能表保持×ABCDDCBA××LH××××××××LQAQBQCQDDCBACPETEPLDRD輸出預(yù)置數(shù)據(jù)輸入時(shí)鐘使能預(yù)置LLLLXXXX×LHH保持×XXXXLXHH計(jì)數(shù)XXXXHHHH清零異步清零同步并行預(yù)置數(shù)據(jù)保持原有狀態(tài)不變計(jì)數(shù)QDQCQBQA＝0QDQCQBQA＝DCBAQDQCQBQA＝QDQCQBQACP每來一個(gè)上升沿，計(jì)數(shù)器的值增1。74161的時(shí)序圖設(shè)法跳過169=7個(gè)狀態(tài)11CP&1例7.1.2用74161構(gòu)成九進(jìn)制加計(jì)數(shù)器。（2）74161的應(yīng)用CPQDQCQBQA000001000120010……….8100091001………151111(1)利用異步清零引腳(1)反饋清零法設(shè)法跳過169=7個(gè)狀態(tài)CPQDQCQBQA000001000120010……….8100091001………151111例7.1.2用74161構(gòu)成九進(jìn)制加計(jì)數(shù)器。(2)利用同步置數(shù)引腳:采用前九種狀態(tài)(2)反饋置數(shù)法:(2)反饋置數(shù)法:采用后九種狀態(tài)例7.1.2用74161構(gòu)成九進(jìn)制加計(jì)數(shù)器。CPQDQCQBQA000001000120010……….701118100091001………15111112345678910波形圖：分析下圖所示的時(shí)序邏輯電路，試畫出其狀態(tài)圖和在CP脈沖作用下Q3、Q2、Q1、Q0的波形，并指出計(jì)數(shù)器的模是多少？（選講）

M=12*例

例7.1.3用74HCT161組成256進(jìn)制計(jì)數(shù)器。解：因?yàn)?片74HCT161只能構(gòu)成16進(jìn)制計(jì)數(shù)器，而256=16×16，所以要用兩片74HCT161才能構(gòu)成此計(jì)數(shù)器。先將兩片74HCT161均接成十六進(jìn)制計(jì)數(shù)器，然后將兩片級(jí)聯(lián)起來，讓兩個(gè)芯片協(xié)同工作即可。片與片之間的連接通常有兩種方式：并行進(jìn)位(低位片的進(jìn)位信號(hào)作為高位片的使能信號(hào))串行進(jìn)位(低位片的進(jìn)位信號(hào)作為高位片的時(shí)鐘脈沖，即異步計(jì)數(shù)方式)解題分析1N=16×16=256計(jì)數(shù)狀態(tài):00000000～11111111串行進(jìn)位：低位片的進(jìn)位作為高位片的時(shí)鐘CP1111+0001并行進(jìn)位：低位片的進(jìn)位作為高位片的使能用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器小結(jié)

N<M的情況：已有的集成計(jì)數(shù)器是M進(jìn)制，需組成的是N進(jìn)制計(jì)數(shù)器具體實(shí)現(xiàn)的方法：反饋清零法反饋置數(shù)法利用清零輸入端，使電路計(jì)數(shù)到某狀態(tài)時(shí)產(chǎn)生清零操作，清除M–N個(gè)狀態(tài)實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器。利用計(jì)數(shù)器的置數(shù)功能，通過給計(jì)數(shù)器重復(fù)置入某個(gè)數(shù)碼的方法減少(M–N)個(gè)獨(dú)立狀態(tài)，實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器的。N>M的情況（1）串行進(jìn)位方式：（2）并行進(jìn)位方式：----采用多片M進(jìn)制計(jì)數(shù)器構(gòu)成。 按芯片連接方式可分為：構(gòu)成異步計(jì)數(shù)器構(gòu)成同步計(jì)數(shù)器減計(jì)數(shù)××××HHL加計(jì)數(shù)××××HHLDCBADCBA××LLLLLL×××××××HQDQCQBQADCBACPDCPULDRD輸出預(yù)置數(shù)據(jù)輸入時(shí)鐘預(yù)置清零異步清零：異步預(yù)置數(shù)：

2.雙時(shí)鐘4位二進(jìn)制同步可逆計(jì)數(shù)器74LS193

同步加計(jì)數(shù)：同步減計(jì)數(shù)：RD=1RD=0,LD=0RD=0,LD=1,CPD=1RD=0,LD=1,CPU=13.異步十進(jìn)制計(jì)數(shù)器——74LS290

圖7.1.14（1）74LS290的功能時(shí)鐘輸入端直接置9端直接清零端輸出端圖7.1.143.異步十進(jìn)制計(jì)數(shù)器——74LS290

（1）74LS290的功能二進(jìn)制計(jì)數(shù)器CPAQA

五進(jìn)制計(jì)數(shù)器CPBQDQCQB

008421BCD碼十進(jìn)制計(jì)數(shù)器CPAQDQCQBQA

3.異步十進(jìn)制計(jì)數(shù)器——74LS290

時(shí)鐘輸入端直接清零端直接置9端二進(jìn)制計(jì)數(shù)器五進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器3.異步十進(jìn)制計(jì)數(shù)器——74LS290

74LS290的功能表計(jì)數(shù)L×L×計(jì)數(shù)×LL×計(jì)數(shù)L××L計(jì)數(shù)×L×LHLLH×HH××LLLL×L×HHLLLL××LHHQDQCQBQACPR9(2)R9(1)R0(2)R0(1)輸出時(shí)鐘置位輸入復(fù)位輸入在計(jì)數(shù)或清零時(shí)，均要求R9(1)和R9(2)中至少一個(gè)必須為0。只有在R0(1)和R0(2)同時(shí)為1時(shí)，才能清零。（2）74LS290的應(yīng)用例7.1.4用兩片74LS290組成二十四進(jìn)制計(jì)數(shù)器。00100100計(jì)數(shù)狀態(tài):00000000～00100011(0010

0100)0000

0000整體反饋清零方式圖7.1.19（2）74LS290的應(yīng)用(二十四進(jìn)制計(jì)數(shù)譯碼顯示電路)圖7.1.20

數(shù)字電子鐘是一種直接用數(shù)字顯示時(shí)間的計(jì)時(shí)裝置。一般由晶體振蕩器、分頻器、計(jì)數(shù)器、譯碼器、顯示器、校時(shí)電路和電源等部分組成。數(shù)字電子鐘的組成{end}7.2寄存器和移位寄存器7.2.1寄存器7.2.2移位寄存器7.2.3集成移位寄存器74194

移位寄存器的工作原理

雙向移位寄存器

寄存器是用來存儲(chǔ)二進(jìn)制代碼的電路。它的主要組成部分是觸發(fā)器。

一個(gè)觸發(fā)器能存儲(chǔ)1位二進(jìn)制代碼，要存儲(chǔ)n位二進(jìn)制代碼，就需要用n個(gè)觸發(fā)器，所以寄存器實(shí)際上是若干觸發(fā)器的集合。7.2.1寄存器—74LS1757.2.1多位寄存器—74LS175保持××××HH1D2D3D4D4D3D2D1DHLLLL×××××L1Q2Q3Q4Q4D3D2D1DCPRD輸出輸入保持××××LH表7.2.174LS175的功能表7.2.2移位寄存器把若干個(gè)觸發(fā)器串接起來，就可以構(gòu)成一個(gè)移位寄存器。圖7.2.2串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端1.單向移位寄存器（串入/串出、并出、右移）7.2.2移位寄存器D2=Q1D1=Q0D3=Q2D0=DIQ0n+1=DQ1n+1=Q0Q2n+1=Q1Q3n+1=Q2Qn+1=DD觸發(fā)器的特性方程驅(qū)動(dòng)方程：次態(tài)方程：工作原理：設(shè)DI

=Q0Q1Q2Q3

=1011

10

11

01

10

11

00

10

00

00

004個(gè)CP后，輸入端的數(shù)據(jù)“1011”，串行送入寄存器，并行輸出；再經(jīng)過4個(gè)CP，串行輸出（數(shù)碼移出寄存器）。FF0FF1FF2FF3CR=01CP后12CP后13CP后04CP后11011圖7.2.3時(shí)序圖D3D2D1D0D3D3D3D3123456789D2D2D1D2D1D0D2D1D0D1D0D0

再經(jīng)過4個(gè)CP后，從DI端串行輸入的數(shù)據(jù)從DO端串行輸出。串入串出

從圖中可看出：經(jīng)過4個(gè)CP作用后，從DI端串行輸入的數(shù)據(jù)從Q0Q1Q2Q3并行輸出。串入并出工作波形：

2.雙向移位寄存器

S=1S=0右移左移還可實(shí)現(xiàn)串行輸入/串行輸出、串行輸入/并行輸出。7.2.3集成移位寄存器---741944個(gè)并行輸入端2個(gè)控制端控制信號(hào)功能S1S000保持01右移10左移11并行輸入4個(gè)并行輸出端表7.2.474194功能表×××××××LLH8L××××L×HLH7H××××H×HLH6L×××××LLHH5并入并出H×××××HLHH4ABCDABCD××HHH3保持××××H(L)××××H2