通信協(xié)議IIC與SPI的對比

IICSPI導讀信應用領(lǐng)域隨處可見它們的身影。但，IICSPI信應用領(lǐng)域隨處可見它們的身影。但，IICSPIIIC與SPIIIC1982CPU視機是最早的嵌入式系統(tǒng)之一，而最初的嵌入系統(tǒng)是使用內(nèi)存映射(memory-mappedI/O)的方式來互聯(lián)微掌握器和外圍設備的。要實現(xiàn)內(nèi)存映射，設備必需并聯(lián)入微掌握器的數(shù)據(jù)線和地為了節(jié)約微掌握器的引腳和和額外的規(guī)律芯片，使印刷電路板更簡潔，本錢更低，位于荷蘭“Inter-IntegratedCircuit”，IICI2C，一種只使用二根線接連全部外圍芯片的總線協(xié)議。最初的標準定義總線速度為100kbps。經(jīng)受幾次修訂，主要是1995400kbps，19983.4Mbps。SPI1979，MotorolaSPI68000SPIIICSPIdatasheetsapplicationnotes節(jié)。【SPI】SPISPI根信號線協(xié)議：SCLK：SerialClock(outputfrommaster)。MOSI;SIMO：MasterOutput，SlaveInput(outputfrommaster)，MISO;SOMI：MasterInput，SlaveOutput(outputfromslave)。SS：SlaveSelect(activelow，outputfrommaster)。SS(SSMOSIMISOSPI0123.它們的區(qū)分是定義了在時鐘脈沖的哪條邊沿轉(zhuǎn)換(toggles)輸出信號，哪條邊沿采樣輸入信號，還有時鐘脈沖的穩(wěn)定電平值(即時鐘信號無效時是高還是低)。每種模式由一對參數(shù)刻畫，它們稱為時鐘極(clockpolarity)CPOL(clockphase)CPHA。主從設備必需使用一樣的工作參數(shù)——SCLK\CPOL和CPHA，才能正常工作。假設有多個從設數(shù)。SPISPISPISPISPISPI任意長度的數(shù)據(jù)幀。【IIC】，IIC裁規(guī)律電路，只使用兩條信號線——serialdata(SDA)serialclock(SCL)。IIC8數(shù)據(jù)(幀)中的某些數(shù)據(jù)位，用于掌握通信的開頭、停頓、方向(讀寫)和應答機制。、快速模式(400kbps)和高速模式(3.4Mbps〕，另外一些變種實現(xiàn)了低速模式(10kbps)和快速+模式(1Mbps)。IIC標準規(guī)定發(fā)起通信的設備稱為主設備，主設備發(fā)起一次通信后，其它設備均為從設備。IIC通信過程或許如下。首先，主設備發(fā)一個START信號，這個信號就像對全部其它設備7STOPACKNOWLEDGE8設備發(fā)送數(shù)據(jù)，從設備應答；相反主設備接數(shù)據(jù)，主設備應答。當數(shù)據(jù)傳送完畢，主設備發(fā)STOP基于IIC總線的物理構(gòu)造，總線上的START和STOP信號必定是唯一的。另外，IIC總線標SCLSCL，SDA據(jù)是穩(wěn)定的。SCLSDA(open-drain)，通過上拉電阻外加一個電壓1?；谶@些IIC0。SCLSDA0，其它發(fā)送規(guī)律1，那么線路看到的只有規(guī)律0。也就是說，假設消滅電平?jīng)_突，發(fā)送規(guī)律0的始終是“贏家”。1，0十位設備地址127IICIIC當高。為了突破這個限制，很多設備使用了雙重地址——7。IIC1010IIC第一，地址幀為兩個字節(jié)長，原來的是一個字節(jié)。10“11110”。時鐘拉伸連續(xù)。高速模式1，會限制總線的最大傳輸速度。而速度是限制總線應用的因素之一。這也說明為什么要引入高速模式(3.4Mbps)。在發(fā)起一次高速模式傳輸前，主設備必需先在低速的模式下(例如快速模式)發(fā)出特定的“HighSpeedMaster”信號。為縮I/O速模式下可屏蔽掉。更多的信息請參與總線標準文檔?！綢ICSPI】1、總線拓撲構(gòu)造\信號路由\硬件資源消耗IICSPISPI——SCLK、SSMISO/MOSI，SSIIC10IIC2、數(shù)據(jù)吞吐\傳輸速度SPISPI，IIC10Mbps。IIC快速+模式(1Mbps)和高速模式(3.4Mbps)，I/O總是簡潔實現(xiàn)的。3、優(yōu)雅性IICSPI。公正的說，筆者更傾向于認為兩者同等優(yōu)雅和強健。IIC講，理解總線構(gòu)造更費力，而且總線的性能不高。SPISPISPIIICS