用VHDL語言設(shè)計(jì)觸發(fā)器

D觸發(fā)器3ps 20.48us 40.96us 61.44us 81.111112.525nsJ1 ii—hn-^11:i—1； ；illii i i i i i i ii i i i i i i i 1 i iir—i； ；illii I i i i i i ii I i i i i i i i i i；illiiiiiiiii—illiiiiiiiii———i i i i i i ii i i i i i i：：：rl—1—1_Hi i i i i i i ii i i i i i i i1rl—1—1—hi i i i i i i ii i i i i i i iiiiiiiiiiiii—iiiiiiii III1 IIII1 III III —TOC\o"1-5"\h\zi i i i i i i i i i i i i i i i i i i i i i i ~i i i i i i i ni i i i i i i i i i i i i i i i i i i i i i i i i i i i i i ii i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i iiiiiii iiiiiiiiiiiiiii iii i i i i i i i i i i i i i i i i i i i i i i i i i i i i i ii i i i i i i i i i i i i i i i i i i i i i i i i i i i i i ii iii11 iI 1i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i ii i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i iiiiiiiiiiiiii ■—i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i iLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF2ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Clr:INSTD_LOGIC;Set:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDENTITYDFF2;ARCHITECTUREbhvOFDFF2ISBEGINPROCESS(CLK,Clr,Set)BEGINIfset='0'thenq<='1';elsifCLK'EVENTANDCLK='1'THENifclr='1'thenq<='0';elseQ<=D;endif;ENDIF;ENDPROCESS;ENDARCHITECTUREbhv;JK觸發(fā)器1.69us22.17us 1.69us22.17us 馨.甲tie12.525ns63.13us]ElibraryIEEE;useIEEE.std_logic_1164.all;entityJK_FFisport(Jk:instd_logic_vector(1downto0);Clock,Reset,Clear:instd_logic;Q,Qbar:outstd_logic);endentityJK_FF;architecturesigofJK_FFissignalstate:std_logic;beginp0:process(Clock,Reset,Clear)isbeginifClear='1'thenstate<='0';elsifClock'eventandclock='1'thenifReset='0'thenstate<='1';elsecasejkiswhen"11"=>state<=notstate;when"10"=>state<='1';when"01"=>state<='0';whenothers=>null;endcase;endif;endif;endprocessp0;Q<=state;Qbar<=notstate;endarchitecturesig;(4)RS鎖存器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYRS_clkISPORT(S,R,res:INstd_logic;Q,NOT_Q:outstd_logic);ENDRS_clk;ARCHITECTUREbehavOFRS_clkISsignalsel1,sel2:std_logic;BEGINprocess(res,sel1,sel2)beginifres='0'thensel1<='0';sel2<='1';elsif(S='1'andR='0')thensel1<='1';sel2<='0';elsif(S='0'andR='1')the