《電子技術(shù)基礎(chǔ)與應(yīng)用》項目5

基本邏輯電路與組合邏輯電路項目5數(shù)字電路是指用離散的電路狀態(tài)（如低電平和高電平）代表信號，并將其按一定規(guī)則進(jìn)行運算的電子電路。數(shù)字電路是由各種邏輯門電路構(gòu)成的。邏輯門電路可以由電阻、電容、二極管、三極管等分立元件構(gòu)成，也可以將邏輯門電路的所有器件及它們之間的連線都集成到一塊半導(dǎo)體芯片上，制成集成門電路。本項目主要介紹數(shù)字電路、邏輯代數(shù)、邏輯門電路及組合邏輯電路的相關(guān)知識。項目導(dǎo)讀項目導(dǎo)讀學(xué)習(xí)目標(biāo)知識目標(biāo) 能夠正確進(jìn)行數(shù)制轉(zhuǎn)換運算。 能夠正確分析數(shù)字集成電路的內(nèi)部邏輯結(jié)構(gòu)。 能夠正確測試TTL集成門電路的邏輯功能。 能夠正確應(yīng)用組合邏輯電路。技能目標(biāo) 弘揚刻苦鉆研、精益求精的工匠精神。 培養(yǎng)邏輯嚴(yán)謹(jǐn)、辯證統(tǒng)一的科學(xué)思維。素質(zhì)目標(biāo)

熟悉數(shù)字電路的基本概念。 掌握數(shù)制轉(zhuǎn)換和編碼的方法以及常用的邏輯運算方法。 掌握分立元件邏輯門電路和TTL集成門電路的工作原理及應(yīng)用。 掌握組合邏輯電路的分析與設(shè)計方法。 熟悉常用的組合邏輯器件。目錄任務(wù)5.1

掌握邏輯代數(shù)的基本知識任務(wù)5.2

認(rèn)識邏輯門電路任務(wù)5.3

掌握組合邏輯電路的分析

和設(shè)計任務(wù)5.1掌握邏輯代數(shù)的基本知識任務(wù)引入邏輯代數(shù)是一種用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法，它是分析和設(shè)計邏輯電路的基本工具和理論基礎(chǔ)。在邏輯代數(shù)中，根據(jù)與、或、非三種最基本的邏輯運算規(guī)則，可以發(fā)現(xiàn)邏輯代數(shù)的一些基本公式和基本定理，而這些基本公式和基本定理是邏輯式化簡的主要依據(jù)。請選擇合適的器材，觀察常見數(shù)字集成電路的外形，分析它們的內(nèi)部邏輯結(jié)構(gòu)。本任務(wù)的知識與技能要求如下表所示。任務(wù)引入任務(wù)內(nèi)容掌握邏輯代數(shù)的基本知識學(xué)習(xí)程度識記理解應(yīng)用學(xué)習(xí)任務(wù)數(shù)字電路概述●

數(shù)制轉(zhuǎn)換和編碼

●

邏輯運算●邏輯函數(shù)及其表示方法

●

邏輯式的化簡●實訓(xùn)任務(wù)分析數(shù)字集成電路的內(nèi)部邏輯結(jié)構(gòu)

●自我勉勵學(xué)習(xí)目標(biāo)任務(wù)工單學(xué)生領(lǐng)取任務(wù)工單（詳見教材），并完成工單內(nèi)容。1．知識準(zhǔn)備3．任務(wù)實施2．工具和器材準(zhǔn)備4．任務(wù)評價電子電路中的信號分為模擬信號和數(shù)字信號兩大類。模擬信號在時間上或振幅上是連續(xù)的，數(shù)字信號在時間上和振幅上都是不連續(xù)的，如下圖所示。5.1.1數(shù)字電路概述相關(guān)知識相關(guān)知識處理模擬信號的電路稱為模擬電路，模擬電路主要研究輸出信號與輸入信號之間的大小和相位關(guān)系。處理數(shù)字信號的電路稱為數(shù)字電路，數(shù)字電路主要研究輸出信號與輸入信號之間的邏輯關(guān)系。根據(jù)邏輯功能特點的不同，數(shù)字電路可分為組合邏輯電路和時序邏輯電路兩大類。組合邏輯電路由最基本的邏輯門電路組合而成，它在任何時刻的輸出狀態(tài)僅取決于該電路當(dāng)時各輸入變量的狀態(tài)組合，而與電路過去的輸入、輸出狀態(tài)無關(guān)。時序邏輯電路由完成邏輯運算的組合邏輯電路和起記憶作用的存儲電路兩部分構(gòu)成，它在任何時刻的輸出狀態(tài)不但取決于當(dāng)時的輸入狀態(tài)，還與存儲電路反饋的原有輸出狀態(tài)有關(guān)。5.1.2數(shù)制轉(zhuǎn)換相關(guān)知識1．二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)將二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，只需要如下式展開相加即可。相關(guān)知識2．十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)1）十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)將十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)的方法為“除基數(shù)取余”，直到商為0。例如，將十進(jìn)制數(shù)46轉(zhuǎn)換為二進(jìn)制數(shù)，其計算過程如下。由此可得：。相關(guān)知識2）十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)將十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)的方法為“乘基數(shù)取整”，直至小數(shù)部分為0或達(dá)到規(guī)定的精度為止。例如，將十進(jìn)制數(shù)0.562轉(zhuǎn)換為二進(jìn)制數(shù)的計算過程如下。當(dāng)一個數(shù)既有整數(shù)部分又有小數(shù)部分時，則可用上述的“除基數(shù)取余”和“乘基數(shù)取整”方法分別對整數(shù)部分和小數(shù)部分進(jìn)行轉(zhuǎn)換，然后合并起來即可。相關(guān)知識3．二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換由于十六進(jìn)制數(shù)的基數(shù)為16，，因此4位二進(jìn)制數(shù)就相當(dāng)于1位十六進(jìn)制數(shù)。二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)的方法為：將二進(jìn)制數(shù)整數(shù)部分從低位到高位每4位分為一組，最后不滿4位者在前面加0，每組以等值的十六進(jìn)制數(shù)代替；同時將二進(jìn)制數(shù)小數(shù)部分從高位到低位每4位分為一組，最后不滿4位者在后面加0，每組以等值的十六進(jìn)制數(shù)代替。同理，若要將十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，只需要將每位十六進(jìn)制數(shù)以等值的4位二進(jìn)制數(shù)代替即可。4．二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的相互轉(zhuǎn)換二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的轉(zhuǎn)換同二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的轉(zhuǎn)換方法相似，即將3位二進(jìn)制數(shù)分為一組進(jìn)行轉(zhuǎn)換即可。相關(guān)知識5.1.3編碼用若干位二進(jìn)制數(shù)按一定的組合方式組合起來，以表示數(shù)和字符等信息的過程稱為編碼，這些特定的二進(jìn)制數(shù)則稱為代碼。將代碼還原成所表示的數(shù)和字符等信息的過程稱為譯碼。十進(jìn)制代碼的編碼方式較多，下面分別進(jìn)行介紹。1．BCD碼若用4位二進(jìn)制數(shù)來表示1位十進(jìn)制數(shù)中的0～9這十個數(shù)碼，則這些二進(jìn)制數(shù)稱為二-十進(jìn)制碼，簡稱BCD碼（binarycodeddecimal）。相關(guān)知識點撥BCD碼用4位二進(jìn)制數(shù)碼表示的只是十進(jìn)制數(shù)的一位。如果要表示一個多位十進(jìn)制數(shù)，則應(yīng)先將其每一位用BCD碼表示，然后把它們組合起來。由于4位二進(jìn)制數(shù)有16種不同的組合方式，因此BCD碼有16種代碼，而從中選取10種代碼來分別與十進(jìn)制數(shù)中的0～9相對應(yīng)，這會有多種方案，其中常用的有8421碼、2421碼、5421碼和余3碼等，如表5-4（詳見教材）所示。相關(guān)知識1）8421碼、2421碼和5421碼8421碼、2421碼和5421碼都屬于恒權(quán)碼，4位二進(jìn)制數(shù)的每一位都有一定的位權(quán)，各位權(quán)之和就是它所表示的十進(jìn)制數(shù)。例如，8421碼從高位到低位各位的位權(quán)分別為8、4、2、1，因此8421碼1001表示十進(jìn)制數(shù)9。8421碼是最基本、最常見的一種BCD碼。2）余3碼余3碼與恒權(quán)碼不同，若把每個余3碼看作一個4位二進(jìn)制數(shù)，則它的數(shù)值要比它所代表的十進(jìn)制數(shù)多3。2．格雷碼格雷碼是一種常見的無權(quán)碼。如表5-5（詳見教材）所示為4位格雷碼與十進(jìn)制數(shù)的對照表，其中任意兩個相鄰4位格雷碼只有1位二進(jìn)制數(shù)不同，且最大數(shù)與最小數(shù)之間也僅有1位二進(jìn)制數(shù)不同，即“首尾相連”，因此格雷碼又稱循環(huán)碼。格雷碼在相鄰代碼之間轉(zhuǎn)換時，只有一位二進(jìn)制數(shù)碼產(chǎn)生變化，這與其他編碼同時改變兩位或多位的情況相比不容易出錯，因此格雷碼具有較好的可靠性。5.1.4邏輯運算相關(guān)知識邏輯代數(shù)的基本運算有與、或、非三種。為了便于理解它們的含義，下面以指示燈的三種控制電路為例，分別對其進(jìn)行介紹。如下圖所示為指示燈的三種控制電路，設(shè)A、B分別表示兩個開關(guān)的狀態(tài)，并以1表示開關(guān)閉合，0表示開關(guān)斷開；Y表示指示燈的狀態(tài)，并以1表示指示燈亮，0表示指示燈不亮。相關(guān)知識1．基本邏輯運算1）與運算只有當(dāng)兩個開關(guān)同時閉合時，指示燈才會亮；只要有一個開關(guān)斷開，指示燈就不亮。這表明，只有當(dāng)決定一件事情的條件全部具備之后，這件事情才會發(fā)生。這種因果關(guān)系稱為邏輯與。與運算的邏輯式為與運算的邏輯運算規(guī)則為：輸入有0，輸出為0；輸入全1，輸出為1。2）或運算只要兩個開關(guān)中的一個閉合或兩個同時閉合，指示燈才會亮；只有當(dāng)兩個開關(guān)全部斷開時，指示燈才不亮。這表明，在決定一件事情的幾個條件中，只要具備一個或一個以上條件，這件事情就會發(fā)生。這種因果關(guān)系稱為邏輯或?；蜻\算的邏輯式為或運算的邏輯運算規(guī)則為：輸入有1，輸出為1；輸入全0，輸出為0。3）非運算當(dāng)開關(guān)閉合時，指示燈不亮；當(dāng)開關(guān)斷開時，指示燈亮。這表明，當(dāng)決定一件事情的條件具備時，這件事情不發(fā)生；當(dāng)決定一件事情的條件不具備時，這件事情才發(fā)生。這種因果關(guān)系稱為邏輯非。非運算的邏輯式為相關(guān)知識2．復(fù)合邏輯運算實際的邏輯運算往往要比與、或、非運算復(fù)雜得多，不過任何復(fù)雜的邏輯運算都可以由這三種基本邏輯運算組合而成。在實際應(yīng)用中，為了減少邏輯門的數(shù)目，使數(shù)字電路的設(shè)計更方便，還常常使用以下幾種復(fù)合邏輯運算。1）與非運算與非運算由與運算和非運算組合而成。2）或非運算或非運算由或運算和非運算組合而成。3）異或運算異或運算的邏輯關(guān)系為：當(dāng)兩個變量取值相同時，邏輯函數(shù)值為0；當(dāng)兩個變量取值不同時，邏輯函數(shù)值為1。4）同或運算同或運算的邏輯關(guān)系與異或運算的相反，即當(dāng)兩個變量取值相同時，邏輯函數(shù)值為1；否則，邏輯函數(shù)值為0。相關(guān)知識3．邏輯運算的基本公式和基本定理1）邏輯運算的基本公式如表5-13（詳見教材）所示為邏輯運算的基本公式。2）代入定理對于任意一個邏輯等式，以某個邏輯變量或邏輯函數(shù)同時取代等式兩端的同一個邏輯變量后，等式依然成立。利用代入定理可以方便擴(kuò)展公式。3）反演定理對于任意一個邏輯函數(shù)F，若將其中所有的“+”換成“·”，“·”換成“+”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，則得到的結(jié)果就是

。4）對偶定理對于任意一個邏輯函數(shù)F，若將其中的“+”換成“·”，“·”換成“+”，0換成1，1換成0，則得到的結(jié)果就是F的對偶式，用表示。如果兩個邏輯函數(shù)的表達(dá)式相等，那么它們的對偶式也一定相等。5.1.5邏輯函數(shù)及其表示方法相關(guān)知識以邏輯變量為輸入信號，以運算結(jié)果為輸出信號，表述輸入信號與輸出信號之間邏輯關(guān)系的函數(shù)稱為邏輯函數(shù)。邏輯函數(shù)常用的表示方法有真值表、邏輯函數(shù)表達(dá)式（簡稱邏輯式或函數(shù)式）、邏輯圖、波形圖、卡諾圖等。下面先介紹前三種表示方法。相關(guān)知識1．真值表用真值表表示邏輯函數(shù)時，為避免遺漏，真值表中變量的取值組合應(yīng)按照二進(jìn)制遞增的次序排列。以三人表決事件為例，根據(jù)少數(shù)服從多數(shù)的原則可得：當(dāng)A、B、C中至少有兩個為1時表決結(jié)果才為1，于是可列出這一事件的真值表，如表5-14（詳見教材）所示。2．邏輯式將邏輯函數(shù)列為與、或、非這三種運算的組合式，即可得到邏輯式。一般情況下，邏輯式可以從真值表或邏輯圖得出，由真值表轉(zhuǎn)換為邏輯式的方法為：首先在真值表中找出函數(shù)值為1的那些變量組合，每個組合對應(yīng)一個乘積項；然后將組合中取值為1的變量作為原變量，取值為0的變量作為反變量；最后將這些乘積相加。在三人表決事件中，由其真值表可得反之，也可將邏輯式轉(zhuǎn)換為真值表。其方法為：繪制真值表的表格，將變量及變量的所有取值組合按照二進(jìn)制遞增的次序列入表格左邊，然后將所有組合狀態(tài)逐一代入邏輯式，求出相應(yīng)的函數(shù)值，填入表格輸出對應(yīng)的位置。3．邏輯圖將邏輯式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號表示出來，就可以繪制出該邏輯函數(shù)的邏輯圖。要將給定的邏輯式轉(zhuǎn)換為邏輯圖，只需要用圖形符號代替邏輯式中的邏輯運算符號，并按優(yōu)先順序?qū)⑺鼈冞B接起來即可。5.1.6邏輯式的化簡相關(guān)知識同一邏輯函數(shù)可以有不同的邏輯式。為了使邏輯式清晰地表示邏輯函數(shù)的邏輯關(guān)系，同時也為了能用最少的電子元件來實現(xiàn)邏輯函數(shù)，通常需要將邏輯式化簡為最簡式。邏輯式化簡為最簡式的標(biāo)準(zhǔn)為：邏輯式中相加的乘積項不能再減少，即邏輯式中的“+”號最少；乘積項中相乘的因子不能再減少，即乘積項中的“·”號最少。因此，邏輯式化簡的目的就是要消去多余的乘積項及每個乘積項中多余的因子。下面介紹最常用的公式化簡法和卡諾圖化簡法。1．公式化簡法公式化簡法利用邏輯代數(shù)的基本公式和基本定理對邏輯式進(jìn)行化簡，這種方法可分為以下幾種具體的方法。相關(guān)知識1）并項法運用公式將兩項合并為一項，消去一個變量。2）吸收法運用公式

消去多余的項，其中A、B可以是任意一個復(fù)雜的邏輯式。3）消去法運用公式消去多余的因子。4）配項法運用公式或增加必要的乘積項，再用上述方法進(jìn)行化簡。相關(guān)知識2．卡諾圖化簡法卡諾圖化簡法又稱圖形化簡法，它是利用卡諾圖對邏輯式進(jìn)行化簡的方法。這種方法直觀、簡便，應(yīng)用非常廣泛，可以直觀地判斷化簡結(jié)果是否為最簡?？ㄖZ圖化簡法的步驟如下。（1）將邏輯式化為最小項之和的形式。（2）在卡諾圖中最小項對應(yīng)的位置上填入1，在其余位置上填入0，得到表示該邏輯式的卡諾圖。（3）根據(jù)一定的規(guī)則合并最小項，得到邏輯式的最簡式。1）最小項在含有n個變量的邏輯式中，若m為包含n個因子的乘積項，且這n個變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項。相關(guān)知識為了便于使用最小項，通常要對其進(jìn)行編號，每個最小項對應(yīng)的編號為。其中，確定i的方法為：當(dāng)變量的次序確定后，用1代替原變量，用0代替反變量，從而得到每個最小項對應(yīng)的二進(jìn)制數(shù)，與該二進(jìn)制數(shù)所對應(yīng)的十進(jìn)制數(shù)即為i。如表5-15（詳見教材）所示為A、B、C三個變量最小項的真值表。由表5-15可知，邏輯式的最小項具有以下性質(zhì)。在使用卡諾圖化簡邏輯式之前，應(yīng)先將邏輯式化為最小項之和的形式，其方法為：首先將給定的邏輯式轉(zhuǎn)換為若干乘積項之和的形式，然后利用基本公式將每個乘積項中缺少的因子補(bǔ)全。（1）對于任意一個最小項，只有一組變量取值使它的值為1，而其余各組變量取值均使它的值為0。（2）全體最小項的和為1。（3）任意兩個最小項的乘積為0。相關(guān)知識2）卡諾圖卡諾圖就是將n個變量的全部最小項各用一個小方塊表示，并使具有邏輯相鄰性的最小項在幾何位置上也相鄰排列起來所得到的圖形。如下圖所示為2～4變量卡諾圖。若要繪制某一邏輯式的卡諾圖，只需要將該邏輯式化為最小項之和的標(biāo)準(zhǔn)形式，然后在卡諾圖中這些最小項對應(yīng)的位置上填入1，在其余的位置上填入0即可。相關(guān)知識3）用卡諾圖化簡邏輯式用卡諾圖化簡邏輯式所依據(jù)的原理為：具有邏輯相鄰性的最小項可以結(jié)合，通過消去取值不同的變量而合為一項。（1）2個相鄰的最小項結(jié)合（用一個包圍圈表示），可以消去1個取值不同的變量而合并為l項。（2）4個相鄰的最小項結(jié)合（用一個包圍圈表示），可以消去2個取值不同的變量而合并為l項。（3）8個相鄰的最小項結(jié)合（用一個包圍圈表示），可以消去3個取值不同的變量而合并為l項。相關(guān)知識總之，個相鄰的最小項結(jié)合，可以消去n個取值不同的變量而合并為l項。由此可見，用卡諾圖化簡邏輯式，就是在卡諾圖中找出相鄰的最小項，即畫包圍圈，然后將包圍圈中最小項合并為1項，從而得到邏輯式的最簡式。為了保證將邏輯式化簡為最簡式，畫包圍圈時必須遵循以下原則。（1）包圍圈要盡可能大，這樣消去的變量就多。但每個包圍圈內(nèi)只能含有

個相鄰項。要特別注意對邊邏輯相鄰性和四角邏輯相鄰性。（2）包圍圈的個數(shù)應(yīng)盡量少，這樣化簡后的邏輯式中的或項就少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。若某項不能與其他項合并，則該項就需要單獨畫一個包圍圈。（4）取值為1的方格可以被重復(fù)圈在不同的包圍圈中，但在新畫的包圍圈中至少要含有1個未被圈過的方格，否則該包圍圈是多余的。任務(wù)5.2認(rèn)識邏輯門電路

任務(wù)引入邏輯門電路是數(shù)字電路的基本邏輯單元。如果把一個數(shù)字電路看作一個城市的道路交通網(wǎng)絡(luò)，那么邏輯門電路就相當(dāng)于各路口的交通信號燈。有了邏輯門電路，數(shù)字電路就可以對數(shù)字信號進(jìn)行各種邏輯運算，從而實現(xiàn)相應(yīng)的邏輯功能。請選擇合適的工具和器材，對TTL集成門電路的功能進(jìn)行測試。本任務(wù)的知識與技能要求如下表所示。任務(wù)引入任務(wù)內(nèi)容認(rèn)識邏輯門電路學(xué)習(xí)程度識記理解應(yīng)用學(xué)習(xí)任務(wù)分立元件邏輯門電路

●

TTL集成門電路

●

實訓(xùn)任務(wù)測試TTL集成門電路的邏輯功能

●自我勉勵學(xué)習(xí)目標(biāo)任務(wù)工單學(xué)生領(lǐng)取任務(wù)工單（詳見教材），并完成工單內(nèi)容。1．知識準(zhǔn)備3．任務(wù)實施2．工具和器材準(zhǔn)備4．任務(wù)評價相關(guān)知識5.2.1分立元件邏輯門電路1．分立元件的開關(guān)特性1）二極管的開關(guān)特性邏輯代數(shù)中的各個邏輯變量和邏輯函數(shù)的取值只能是“0”或“1”，這里的“0”和“1”表示的是兩種不同的邏輯狀態(tài)，如真和假、開和關(guān)、導(dǎo)通和截止、高電平和低電平等。在電路中，這兩種邏輯狀態(tài)通常通過電路的通和斷來實現(xiàn)，并用高電平和低電平來表示。相關(guān)知識獲得高、低電平的電路結(jié)構(gòu)如右圖所示。其中，輸入電壓可以控制開關(guān)S的斷開與閉合。當(dāng)開關(guān)S斷開時，輸出電壓為高電平，表示一種邏輯狀態(tài)；當(dāng)開關(guān)S閉合時，輸出電壓為低電平，表示另外一種邏輯狀態(tài)。邏輯狀態(tài)可以根據(jù)需要來人為約定。用高電平表示邏輯1，用低電平表示邏輯0時，這種約定的邏輯狀態(tài)稱為“正邏輯”；反之，用低電平表示邏輯1，用高電平表示邏輯0時，這種約定的邏輯狀態(tài)稱為“負(fù)邏輯”。用0和1表示電平的高低是人為約定的，邏輯電路本身并不因正、負(fù)邏輯的約定不同而有所改變。相關(guān)知識利用二極管的單向?qū)ㄐ?，可用二極管代替如上圖所示的開關(guān)S。一般情況下，當(dāng)加在二極管兩端的正向電壓大于等于0.7V時，二極管處于導(dǎo)通狀態(tài)，此時的二極管相當(dāng)于一個具有0.7V電壓降的閉合開關(guān)；當(dāng)加在二極管兩端的正向電壓小于0.7V，或者在二極管兩端加的是反向電壓時，二極管處于截止?fàn)顟B(tài)，此時的二極管相當(dāng)于處于開路狀態(tài)的開關(guān)。2）三極管的開關(guān)特性在數(shù)字電路中，三極管的偏置電路應(yīng)盡量使三極管處于非放大狀態(tài)，即要求三極管工作在飽和導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)。一般情況下，當(dāng)三極管發(fā)射結(jié)電壓大于等于0.7V時，三極管處于飽和導(dǎo)通狀態(tài)，此時的發(fā)射結(jié)相當(dāng)于具有0.7V電壓降的閉合開關(guān)，而集電結(jié)相當(dāng)于具有0.3V電壓降的閉合開關(guān)。當(dāng)三極管發(fā)射結(jié)電壓小于0.7V時，三極管處于截止?fàn)顟B(tài)，此時三極管各極之間是斷開的。相關(guān)知識2．與門電路如右圖所示為二極管與門電路。其中，A、B為輸入變量，Y為輸出變量。設(shè)，A、B的高、低電平分別為3V和0V，二極管正向?qū)〞r的電壓降為0.7V。相關(guān)知識上述分析結(jié)果可以以表格的形式列出，如下表所示。其中，若規(guī)定3V及以上為高電平，用邏輯1表示；0.7V及以下為低電平，用邏輯0表示。則由該表可得二極管與門電路的真值表，如下表所示。A/VB/VY/V000.7030.7300.7333.7ABY000010100111由商標(biāo)可列出與門電路的邏輯式，即

若在二極管與門電路中增加一個輸入端和一個二極管，則該電路可變成三個輸入端的與門電路。按此方法可構(gòu)成更多輸入端的與門電路。相關(guān)知識3．或門電路如下圖所示為二極管或門電路，其輸入、輸出電平如下表所示。二極管或門電路真值表如右表所示。由該表可列出或門電路的邏輯式，即

A/VB/VY/V000032.3302.3332.3ABY000011101111相關(guān)知識4．非門電路如右圖所示為三極管非門電路，基于該電路制得的電子器件稱為反相器。相關(guān)知識三極管非門電路的輸入、輸出電平三極管非門電路的真值表A/VY/V0550.3AY0110由上述分析可得三極管非門電路的輸入、輸出電平和真值表，如下表所示。由商標(biāo)可列出非門電路的邏輯式，即相關(guān)知識5.2.2TTL集成門電路如果把由分立元件構(gòu)成的邏輯門電路中的所有元件，如二極管、三極管、電阻及導(dǎo)線等都制作在一塊半導(dǎo)體芯片上，再把它們封裝在一個管殼內(nèi)，則可制得集成門電路。與分立元件構(gòu)成的邏輯門電路相比，集成門電路具有體積小、可靠性高等優(yōu)點，應(yīng)用非常廣泛。根據(jù)內(nèi)部有源器件類型的不同，集成門電路可以分為雙極型集成門電路和單極型集成門電路兩大類。其中，最為常見的雙極型集成門電路為晶體管-晶體管邏輯（Transistor-TransistorLogic）集成門電路，簡稱TTL集成門電路。下面以TTL與非門電路為例，介紹TTL集成門電路的相關(guān)知識。輸入級是一個多發(fā)射極三極管，它的等效電路如下圖所示，它的作用同二極管與門電路的作用相似中間級的作用同三極管非門電路的作用相同；輸出級的作用是提高輸出端的帶負(fù)載能力和抗干擾能力。相關(guān)知識1．電路結(jié)構(gòu)如右圖所示為TTL與非門電路的電路結(jié)構(gòu)。相關(guān)知識2．工作原理相關(guān)知識相關(guān)知識3．電壓傳輸特性在TTL集成門電路中，輸出電壓隨輸入電壓變化的特性稱為電壓傳輸特性。描述輸出電壓與輸入電壓關(guān)系的曲線稱為電壓傳輸特性曲線。如下圖所示為TTL與非門電路的測試電路及電壓傳輸特性曲線。相關(guān)知識相關(guān)知識4．主要參數(shù)相關(guān)知識清華團(tuán)隊首次實現(xiàn)亞1納米柵長晶體管晶體管是芯片的核心元器件，更小的柵極尺寸能讓芯片集成更多的晶體管，從而提升芯片的性能。過去幾十年，晶體管的柵極尺寸在摩爾定律的推動下不斷微縮。但近年來，晶體管的物理尺寸進(jìn)入納米級，其電子遷移率降低、漏電流增大、靜態(tài)功耗增大等短溝道效應(yīng)所引發(fā)的問題較為嚴(yán)重。因此，晶體管新結(jié)構(gòu)和新材料的開發(fā)迫在眉睫?！斠娊滩捻乒?jié)礪行任務(wù)5.3掌握組合邏輯電路的分析和設(shè)計任務(wù)引入當(dāng)由三人表決某項提案時，若兩人及兩人以上同意，則提案通過；否則，提案不能通過。為實現(xiàn)此邏輯功能，可設(shè)計一個三人表決器。由于采用簡單的分立元件邏輯門電路無法實現(xiàn)這類功能，因此該三人表決器需要采用如下圖所示的組合邏輯電路。請選擇合適的工具和器材，制作三人表決器，并對其進(jìn)行調(diào)試。任務(wù)引入本任務(wù)的知識與技能要求如下表所示。任務(wù)內(nèi)容掌握組合邏輯電路的分析和設(shè)計學(xué)習(xí)程度識記理解應(yīng)用學(xué)習(xí)任務(wù)組合邏輯電路的分析和設(shè)計

●

常用組合邏輯器件

●

實訓(xùn)任務(wù)制作三人表決器

●自我勉勵學(xué)習(xí)目標(biāo)任務(wù)工單學(xué)生領(lǐng)取任務(wù)工單（詳見教材），并完成工單內(nèi)容。1．知識準(zhǔn)備3．任務(wù)實施2．工具和器材準(zhǔn)備4．任務(wù)評價所謂組合邏輯電路的分析，就是對給定的組合邏輯電路進(jìn)行邏輯分析，求出其相應(yīng)的輸入、輸出邏輯關(guān)系表達(dá)式，確定其邏輯功能。組合邏輯電路的分析方法一般是：首先從電路的輸入信號到輸出信號逐級列出邏輯式，最終得到表示輸出信號與輸入信號關(guān)系的邏輯式；然后使用公式化簡法或卡諾圖化簡法將得到的邏輯式化簡，從而得到邏輯式的最簡式；最后分析電路的邏輯功能，此時需要將邏輯式的最簡式轉(zhuǎn)換為真值表，再根據(jù)真值表進(jìn)行分析。5.3.1組合邏輯電路的分析和設(shè)計相關(guān)知識1．組合邏輯電路的分析方法組合邏輯電路的設(shè)計是組合邏輯電路分析的逆過程，即已知邏輯功能要求，據(jù)此設(shè)計出實現(xiàn)該邏輯功能的組合邏輯電路。其設(shè)計步驟如下。相關(guān)知識2．組合邏輯電路的設(shè)計方法組合邏輯電路的設(shè)計一般應(yīng)以電路簡單、所用器件最少為目標(biāo)，并盡量減少所用芯片的種類。（1）分析邏輯功能，明確輸入信號與輸出信號。（2）根據(jù)邏輯功能列出相應(yīng)的真值表。（3）根據(jù)真值表列出邏輯函數(shù)的最小項表達(dá)式。（4）化簡邏輯函數(shù)的最小項表達(dá)式，并根據(jù)可能提供的邏輯電路類型，將其轉(zhuǎn)換為相應(yīng)的表達(dá)式。（5）繪制與表達(dá)式對應(yīng)的邏輯圖。在各種數(shù)字系統(tǒng)中，經(jīng)常會大量地使用一些組合邏輯器件，如編碼器、譯碼器、加法器、數(shù)據(jù)選擇器、數(shù)值比較器等。為了方便使用，這些組合邏輯器件被制成了標(biāo)準(zhǔn)化集成電路器件。下面將分別介紹這些常用的組合邏輯器件。5.3.2常用組合邏輯器件相關(guān)知識能實現(xiàn)編碼功能的組合邏輯器件稱為編碼器，編碼器的輸入信號為被編信號，輸出信號為二進(jìn)制代碼。根據(jù)編碼形式的不同，編碼器可分為二進(jìn)制編碼器和BCD編碼器兩種；根據(jù)編碼方式的不同，編碼器可分為普通編碼器和優(yōu)先編碼器兩種；根據(jù)輸出二進(jìn)制代碼位數(shù)的不同，編碼器可分為4線-2線編碼器、8線-3線編碼器和16線-4線編碼器等。下面主要介紹二進(jìn)制編碼器和優(yōu)先編碼器的相關(guān)知識。1．編碼器相關(guān)知識相關(guān)知識相關(guān)知識如下圖所示為74LS148型優(yōu)先編碼器的邏輯圖。相關(guān)知識能實現(xiàn)譯碼操作的組合邏輯器件稱為譯碼器。二進(jìn)制代碼在編碼時被賦予了特定的含意，即表示一個確定的信號或?qū)ο?。譯碼器可以將輸入代碼的狀態(tài)轉(zhuǎn)換為相應(yīng)的輸出信號，以表示其原意。根據(jù)需要，輸出信號可以是脈沖信號，也可以是高、低電平信號。2．譯碼器相關(guān)知識如表5-34（詳見教材）所示為2線-4線譯碼器的真值表，如右圖所示為其邏輯圖。相關(guān)知識相關(guān)知識74LS138型譯碼器的邏輯圖如下圖所示。相關(guān)知識2）顯示譯碼器在數(shù)字系統(tǒng)中，常常需要將數(shù)字、字母、符號等直觀地顯示出來，供人們讀取或監(jiān)視系統(tǒng)的工作情況。能夠顯示數(shù)字、字母或符號的組合邏輯器件稱為數(shù)字顯示器。而在數(shù)字電路中，由于數(shù)字量都是以一定形式的代碼表示的，因此這些數(shù)字量需要經(jīng)過譯碼，才能在數(shù)字顯示器上顯示出來。這種能把數(shù)字量轉(zhuǎn)換為數(shù)字顯示器能夠識別信號的譯碼器稱為顯示譯碼器。如下圖所示為七段數(shù)字LED顯示器。它將七個發(fā)光二極管（加小數(shù)點為八個）按一定方式排列起來，使每個發(fā)光二極管對應(yīng)一個發(fā)光段（具體為a、b、c、d、e、f、g，以及小數(shù)點DP），它們可按照高、低電平不同的組合信號亮起或熄滅，從而顯示出不同的數(shù)字。根據(jù)內(nèi)部連接方式的不同，七段數(shù)字LED顯示器可分為共陰極和共陽極兩種類型，其內(nèi)部連接方式如下圖所示。相關(guān)知識七段顯示譯碼器的品種很多，功能各有差異，現(xiàn)以74LS47型七段顯示譯碼器為例介紹其功能。74LS47型七段顯示譯碼器通常與共陽極七段數(shù)字LED顯示器配合使用，它的功能是將輸入信號的4位二進(jìn)制代碼轉(zhuǎn)換為七段數(shù)字LED顯示器的段碼。如右圖所示為其驅(qū)動電路，如下表所示為其真值表。相關(guān)知識相關(guān)知識相關(guān)知識在數(shù)字電子計算機(jī)中，四則運算——加、減、乘、除都是分解成加法運算實現(xiàn)的，因此加法器便成了最基本的運算單元。加法器有半加器和全加器兩種類型，它們是能完成1位二進(jìn)制數(shù)相加的組合邏輯器件。1）半加器只考慮兩個相加數(shù)本身，而不考慮低位進(jìn)位的加法運算稱為半加運算。能實現(xiàn)半加運算的邏輯電路稱為半加器。半加器的真值表如表5-37（詳見教材）所示。表中的A和B分別表示被加數(shù)和加數(shù)輸入信號，S為和數(shù)輸出信號，C為向相鄰高位的進(jìn)位輸出信號。3．加法器相關(guān)知識由下表可列出邏輯式，即（5-4）如下圖所